第7章 C55x应用系统硬件设计.ppt

第7章 C55x应用系统的硬件设计 硬件设计概述 DSP系统硬件设计流程 7.1 DSP系统的基本电路设计 JTAG接口 电源电路 复位电路 时钟信号的产生 7.1.1电源电路_DSP电源引脚 数字电源，+1.6V，专为CPU内核提供电源。 数字电源，+3.3V，为I/O引脚提供电源。 数字电源，+3.3V，专为USB 模块的I/O引脚（DP, DN和PU）提供电源。 数字电源，+1.6V。专为USB PLL提供电源。 数字电源，+ 3.3V。专为RTC模块的I/O引脚提供电源。 数字电源，+ 1.6V。专为RTC模块提供电源。 数字地。 模拟电源，专为10位 A/D模块提供电源。 模拟地，10位 A/D内核部分接地引脚。 模拟数字地，10位 A/D模块的数字部分接地引脚。 数字地，用于USB PLL。 7.1.1 电源电路 C55x系列DSP芯片通常采用低电压设计，双电源供电，即内核电源和I/O电源 I/O电源主要供I/O接口使用， VC5509A取3.3V 内核电源主要为芯片的内部逻辑提供电压，VC55 09A取1.6V DSP芯片的电流消耗主要取决于器件的激活度 内核电源所消耗的电流主要取决于CPU的激活度，外设消耗的电流主要取决于正在工作的外设及其速度 外设消耗的电流通常比较小的 时钟电路也消耗一小部分电流，而且是恒定的，与CPU和外设的激活度无关 I/O电源仅为外设接口引脚提供电压，消耗的电流取决于外部输出的速度、数量以及输出端的负载电容 1.电源芯片概况 目前产生所需电源的芯片较多，如Maxim公司的MAX604、MAX748，TI公司的TPS72xx系列、TPS73xx和TPS76xx系列 线性稳压芯片：其特点是使用简单，电源纹波较低，对系统的干扰较低。如果系统对功耗要求不高时可以使用。 开关电源芯片：效率可以达到90％以上，但是产生的纹波电压较高，且开关振荡频率在几赫兹到几百赫兹的范围，易对系统产生较大干扰 典型电源设计方案 图2 TPS7301产生可调电压的单电源 图3 TPS767D301产生双路电源 7.1.2 复位电路 图5 手动复位电路 7.1.3 时钟信号的产生 为DSP芯片提供时钟一般有两种方式： 使用外部时钟源，将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，且X1引脚悬空 利用DSP芯片内部的振荡器构成时钟电路，在芯片的X1和X2/CLKIN引脚之间接入一个晶体，用于启动内部振荡器 在C55x系列芯片中主要采用第二种方式产生时钟信号 图6 使用外部时钟源 7.1.4 JTAG接口 JTAG（Joint Test Action Group）接口电路与IEEE 1149.1标准给出的扫描逻辑电路一致，用于仿真和测试，完成DSP芯片的操作测试 TI公司14引脚JTAG仿真接口的引脚： 图9 DSP与JTAG仿真器连接图1 在大多数情况下，只要芯片和仿真器之间的连接电缆不超过6in，就可以采用图9所示的接法。需要将DSP的EMU0和EMU1 脚用电阻上拉，阻值取4.7或10 。 7.1.5 外部存储器扩展 通过外部存储器接口（EMIF），C55x可以做到与外部存储器的无缝连接 C55x设置了4个片选信号CE0～CE3直接作为外部存储器的选通信号 C55x的外部存储器接口除了对异步存储器的支持以外，还提供了对同步突发静态存储器（SBSRAM）和同步动态存储器（SDRAM）的支持 异步存储器可以是静态随机存储器（SRAM）、只读存储器（ROM）和闪存存储器（Flash）等存储器，还可以用异步接口连接并行A/D转换器等并行接口外围设备 1 异步存储器 EMIF提供了可配置的时序参数，使DSP和许多异步存储器类型接口，包括 FLASH SRAM EPROM 1.外部异步存储器的连接信号 2.配置EMIF为异步访问模式 为了实现异步访问，首先要配置能够支持异步存储器的CE空间 对每个CE空间，可以按表9-2的参数来配置，每个CE空间都有控制寄存器1、2、3，包含了可编程参数的所有位域 如果CE空间控制寄存器1中的MTYPE 位没有设置为异步存储器，则这些参数会被忽略。 表 9-2 访问外部异步存储器的参数 2 SBSRAM（同步突发SRAM） EMIF可以和符合工业标准的32位宽的SBSRAM直接接口 SBSRAM有流通和流水两种类型，但EMIF只支持流水型的SBSRAM，在相同吞吐量的情况下可以工作在更高的工作频率下 SBSRAM接口可以工作在CPU时钟速度，或CPU时钟速度的一半 图11 EMIF与SBSRAM芯片的连接 3　同步动态随机存取存储器（SDRAM） C55x外部存储器接口支持16位、32位宽，64