3.时序电路(计数器)B.pptVIP

长江大学 龙从玉 * 1.1、熟悉集成计数器的功能和使用方法； 1.2、学习用示波器观测计数器的波形时序； 1.3、掌握利用同步计数器74LS161与与非门74LS00设计任意进制计数器的方法。 3、 时序电路（计数器） 2.1、函数信号发生器； 2.2、数字示波器或模拟示波器； 2.3、直流稳压电源与数字万用表； 2.4、实验箱或面包板， 2.5、实验器材： 74LS161、74LS00及CD4511等。 1、实验目的 2、实验设备及实验器材 长江大学 龙从玉 * 3.1、集成计数器74LS161 2）74LS161主要功能及管脚如下： 加计数输入端(2)： 当ˉ CR= ˉLD=ET=EP=1时， CP脉冲上升沿计数。 输出端(14/13/12/11)：Q0、Q1、Q2、Q3，输出为BCD码； 进位输出端(15)：QCC。 异步清零端(1)：ˉCR，当ˉCR=0时，输出立即置0，异步复位。 同步置数端(9) ： ˉLD，当ˉLD =0、且ˉCR=1时，在CP脉冲上升沿计数器输出端与并行输入端ABCD置数相同。 3、实验原理与器件功能说明 74LS161是2进制码4位16进制加计数器。 图-1 74LS161引脚排列图 1）逻辑符号及引脚排列如图-1 D0 3 Q0 14 D1 4 Q1 13 D2 5 Q2 12 D3 6 Q3 11 RCO 15 ENP 7 ENT 10 CLK 2 LOAD 9 MR 1 74LS161 长江大学 龙从玉 * 3）集成计数器74LS161功能表及输入输出波形时序图 Cp 1 2 3 4 5 6 7 8 9 10 表-1 74LS 161 功能表 时钟 清零 置数 使能控制 置数输入 输出 工作模式 CP CR DL ET EP D3 D2 D1 D0 Q3 Q2 Q1 Q0 × 0 × × × × × × × 0 0 0 0 异步清0 ↑ 1 0 × × D3 D2 D1 D0 D3 D2 D1 D0 同步置数 1 1 1 0 × × × × × 数据保持 数据保持 1 1 1 × 0 × × × × 数据保持 ↑ 1 1 1 1 × × × × 加计数 加计数 右图-2 74LS161 输入、输出波形时序图 长江大学 龙从玉 * CD4511是BCD码显示译码器，驱动共阴七段LED数码管。 BCD码输入端：A、B、C、D； 译码输出端：a、b、c、d、e、f、g。输出“1”有效。 表- 2 CD4511功能表 十进数 功能 输 入 输 出 字 型 LE ˉLT ˉBI D C B A a b c d e f g 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 2 3 4 5 6 7 8 9 锁存 1 1 1 × × × × 锁存LE= 0 输出 ∥ 测试 × 0 × × × × × 1 1 1 1 1 1 1 8 消隐 × 1 0 × × × × 0 0 0 0 0 0 0 ■ 3.2、显示译码器CD4511 图- 3 CD4511的引脚排列图 锁存端：LE=0，译码。 LE=1：译码器锁存，保持原LE=0时的数值； 拒伪码：当输入超过1001，输出全“0” 。 测试端：ˉLT=“0”，输出全 “1”; 消隐端：ˉBI=“0”，输出全 “0”； 长江大学 龙从玉 * 3.3、用74LS161构成(16以内)任意进制计数器 用单片计数器74LS161与门电路构成(16以内)任意进制计数器，通常采用反馈清零法和反馈置数法实现。 图- 4 74LS161清零法6进制计数器 74LS161共有16个计数状态(0000至1111)，如构成6进制只需要6个状态(0000至0110)。