第七章 并行IO接口 微型计算机原理和 与应用 电子教案 .pptVIP

第7章 并行I/O接口 【内容简介】 首先介绍计算机并行数据传送的基本概念、传送方式、并行I/O接口的组成与工作原理。然后着重介绍可编程并行I/O接口芯片8255A的组成、功能及应用。 【重点难点】 重点是计算机并行数据传送、并行I/O接口的基本组成、Intel8255A的组成、功能及应用。难点是Intel8255A工作方式的选择与应用。 第7章 并行I/O接口 7.1 并行I/O接口 7.2 可编程并行I/O接口8255A 7.3 8255A应用举例 7.1 并行I/O接口 7.1.1 并行数据传送 7.1.2 并行I/O接口 7.1.1 并行数据传送 数据位数可以是8/12/16/32/64位等。可以单向传送，也可以分时双向传送。所谓并行数据传送，是将多位数据通过多条传输线路同时传送，其示意如图7.1所示。传送的信息有数据、工作方式控制字和外设状态字等。在传送过程中，须有外设地址和相应的控制联络信号，比如外设忙、数据准备好以及CPU发出的读/写命令等。 并行数据传送效率高，但是传输线多，成本高，功耗大，传送距离有限，而且对线路的同步性要求较高。 一般用于传输距离较短的场合。 7.1.2 并行I/O接口 1.并行I/O接口的组成 并行I/O接口可以是单向输入或者输出接口，也可以是双向I/O接口。典型连接如图7.2示。其中并行I/O接口除了地址和读/写控制电路外，主要包括4个寄存器，即数据输入缓冲寄存器、数据输出缓冲寄存器、控制寄存器及状态标志寄存器。CPU通过片选信号和地址线A1A0访问这些寄存器，通过缓冲寄存器进行并行数据的输入/输出，通过控制寄存器设置I/O接口的工作方式，通过状态标志寄存器获取外设当前工作状态。   （2）外设和I/O接口准备就绪后，状态标志寄存器的相应位清0，并向CPU发中断请求，或由CPU查询状态标志；然后，CPU执行OUT指令，向I/O接口输出数据，并写入输出缓冲寄存器；同时，状态标志寄存器的相应位置1。 （3）输出缓冲寄存器中的数据送数据输出总线，同时由I/O接口向外部设备发“数据输出准备好”信号，将数据写入到外设的数据寄存器中。 （4）外设收到数据后，向I/O接口发“应答”信号，状态标志寄存器的相应位清0，一次数据输出结束。然后，I/O接口可向CPU发中断请求信号，或由CPU查询，以进行下一次数据传送。 并行I/O接口可分为非编程和可编程I/O接口。其中非编程I/O接口的工作方式及功能由硬件连接来设定，不能编程改变。例如74LS245、74LS373等。可编程I/O接口的工作方式是由CPU编程来确定，例如Intel 8255A、8279等。 7.2 可编程并行I/O接口8255A 7.2.1 8255A引脚与内部结构 7.2.2 8255A控制字 7.2.3 8255A工作方式 Intel 8255A是一种通用可编程并行I/O接口,有40个引脚，双列直插式DIP（Dual In-line Package）封装，通用性强，使用方便灵活，因此被广泛地用于微型计算机系统中。 7.2.1 8255A引脚与内部结构 1.引脚 8255A有40个引脚，分布如图7.3（a）所示。按其功能可分为两个部分，即系统总线连线和外部接口连线。 2. 内部结构 内部结构框图如图7.4所示，由四个部分组成。 （1）输入输出端口 有三个，8分别由三个端口寄存器组成，分别表示为PA、PB和PC。每个端口可由程序设定为不同的工作方式。 PA口：有一个位数据输入锁存器和一个8位数据输出锁存器/缓冲器，即数据输入输出均锁存。 PB口：有一个8位数据输入缓冲器和一个8位数据输出锁存器/缓冲器，即数据输入不锁存，输出锁存。 PC口：有一个8位数据输入缓冲器和一个8位数据输出锁存器/缓冲器，即数据输入不锁存，输出锁存。另外，PC口可分为两个独立的4位端口，即高4位和低4位。 （2）数据总线缓冲器 是一个8位双向三态缓冲器，与CPU数据总线连接，传送数据和控制字。 （3）读/写控制逻辑 接受CPU发来的片选信号，地址和读写命令，完成CPU对8255A的读写操作，控制数据的输入输出。 （4）A组和B组控制电路 在8255A的工作方式2和3中，PC口分成两个部分配合PA口和PB口工作。其中PC口的高4位与PA口构成A组；PC口的低4位与PB口构成B