第四章 算术逻辑运算电路 《计算机结构与逻辑的设计》课件.pptVIP

《计算机结构与逻辑设计》;输入设备;§4.1 基本算术运算电路;进位 0 1 1 0 1;两个输入端;;;;总进位;总进位;超前进位或先行进位方式;4位全加器74283的逻辑符号;当CIi=0时： *本位和Σi执行的是异或操作 ; ;处 理 电 路;1位比较器真值表;两位数值比较器;A3 ;4位二进制数据比较器;集成数据比较器的级联;用一片四位比较器比较五位数。设两个五位二进制数分别为A=A4A3A2A1A0，B=B4B3B2B1B0;§4.2 ALU的组织;加法运算与ALU的组织;加法中的溢出问题; 逻辑表达式;[X]补-[Y]补=[X-Y]补=[X+(-Y)]补=[X]补+[-Y]补;;正数的补码是正数本身.;;乘法的实现与ALU结构; 连加算法的乘法ALU结构;寄存器传递语言RTL;将累加器A清除，从存储器中取出被乘数M，并放入存储器Y中(清除指令、置数指令）;;;（2）移位相加法;A3 A2 A1 A0;1 1 0 1;移位相加算法乘法ALU结构;;移位相加算法乘法ALU流程图;;乘法ALU的其他考虑;全加器溢出问题;全加器;;（4）乘法表;§4.3 逻辑运算和中规模集成ALU模块;中规模集成ALU模块 通用的中规模集成ALU是集算术运算和逻辑运算于一身模块，它受方式选择码控制，在不同的方式选择码作用下，可以完成多种加、减运算，多种与、或、非、异或等逻辑运算以及这些运算的组合。;;;§4.4 BCD 码算法;BCD码修正条件;;多位BCD码加法电路;;;串行BCD码加/减运算法电路;; Q1 Q2 Q3 Q4 DS D1 D2 D3 D4 ; Q1 Q2 Q3 Q4 DS D1 D2 D3 D4 ;BCD码乘法;小结：;设计一个2bits乘法电路 F = A（2bits）× B （2bits）;A1 A0 B1 B0 P3 P2 P1 P0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 0 1; B1B0 A1A0 00 01 11 10 00 01 11 1 10;P3 = A1 A0 B1 B0 P2 = A1 A0 B1 + A1 B1 B0 P1 = A1 B1 B0 + A1 A0 B0 +A0 B1 B0 + A1 A0 B1 P0 = A0 B0;MSI标准化设计方法 ; BIN/HEX 0 1 3 2 3 2 4 5 1 6 7 0 8 9