非制冷红外焦平面阵列片上sigma-delta数字滤波器设计研究-design and research of sigma - delta digital filter on uncooled infrared focal plane array chip.docxVIP

非制冷红外焦平面阵列片上sigma-delta数字滤波器设计研究-design and research of sigma - delta digital filter on uncooled infrared focal plane array chip.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
非制冷红外焦平面阵列片上sigma-delta数字滤波器设计研究-design and research of sigma - delta digital filter on uncooled infrared focal plane array chip

摘要摘要近年来,非制冷红外焦平面阵列在军用和民用领域越来越具有市场潜力,同 时成像系统从多功能模块集成向单片集成发展,因此片上集成 ADC 成为研究热点。 片上集成 ADC 不仅可以简化接口,还可以直接输出数字信号,避免模拟干扰,从 而提高系统性能。本文选择 Sigma-Delta ADC 作为片上 ADC 的结构,重点研究其中的数字滤波 器的设计。通过优化设计,降低数字滤波器的面积和功耗,进而提高 ADC 的性能。本文针对 2-1 级联 Sigma-Delta 调制器,设计了数字滤波器。其主要设计要求 包括:通带截止频率 20 KHz,最大通带波纹 0.001 dB,最小阻带衰减 85 dB,输出位宽 14 bit,输入速率 5.6448 MHz,输出速率 44.1 KHz,降采样率 128 倍。 设计中采用 Matlab、Synplify、Quartus II、Modelsim 等自动化设计软件联合设计,简化了设计过程的迭代;滤波器的实现采用多级级联方式,在保证性能的前 提下,减小硬件开销;在系统整合过程中,对设计进一步优化以增强系统的鲁棒 性。设计经过 Matlab 系统级设计与仿真验证,确定硬件结构;用 Verilog 硬件描述 语言进行设计,经过 Synplify、Quartus II 编译综合,最终得到寄存器传输级实现 以及门级映射;最后使用 Matlab、Modelsim 对整个系统联合测试验证。测试结果 表明,数字滤波器最大通带纹波 0.0009 dB,最小阻带衰减 85.21 dB,达到了设计 要求。关键词:非制冷红外焦平面阵列、读出电路、Sigma-Delta 模数转换器、数字滤波 器I -ABSTRACTABSTRACTIn recent years, uncooled infrared focal plane arrays are wildly used in the field of military and civilian, while imaging system is developed from integration of multi-function modules to monolithic, therefore on-chip ADC becomes a research focus. On-chip ADC can not only simplify the interface, but also avoid analog interference, which, as a result, improves system performance.Sigma-Delta ADC is selected as an on-chip unit while digital filter is the design focus. The digital filter is optimized in order to cut down chip area and power cost, so that the performance of ADC is improved.This dissertation presents an efficient design of digital filter, which can be used with the third order (2-1 cascaded) Sigma-Delta modulator. The circuit’s parameters are 20 KHz pass-band, 0.001 dB pass-band ripple, 85 dB stop band attenuation, 14-bit ENOB, 5.6448 MHz input speed, 44.1 KHz output speed and 128 oversampling ratio.Forward design approach is adopted. The co-design of softwares such as Matlab, Synplify, Quartus II and Modelsim, greatly simplify design process. Multi-stage cascade method is used, which guaranteeds system performance and reduces hardware overhead. Further optimization is taken in system integration process to enhance the robustness.Hardw

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档