第三章-原理图设计进阶.pptVIP

第三章 原理图设计进阶 层次原理图的设计 制作元件与创建元件库 电气规则检查 生成报表 原理图输出 ERC设置对话框 ERC Options选项区域 Multiple net names on net：进行ERC检查时，如果同一个网络上放置了多个网络名称，将产生错误指示 Unconnected net labels：进行ERC检查时，如果某个网络标号没有放置在任何网络上，将产生错误指示 Unconnected power objects：进行ERC检查时，如果某个电源符号没有连接在任何网络上，将产生电源未连接的错误指示 Duplicate sheet numbers：进行ERC检查时，如果整个检查范围内有重复的绘图页号码，检查时将指示出这种错误 ERC Options选项区域 Duplicate component designators：进行ERC检查时，如果在整个检查范围内，有重复的元件编号，将出现错误指示 Bus label format errors：进行ERC检查时，如果出现了总线标号格式错误，将指示出错误 Floating input pins：进行ERC检查时，如果有输入特性的引脚是悬空的，将产生错误指示 Suppress warnings：如果本选项有效，则在进行ERC检查时，将不产生告警性（Warning）的问题输出 Options选项区域 Create report file：在完成ERC检查后，是否将检查结果生成文档形式。文档扩展名为ERC Add error markers：在完成ERC检查后，是否在出现错误的地方加上错误标志。错误标志为红色的符号 Descend into sheet parts：如果电路使用了绘图页元件，在进行ERC检查时，是否要将检查深入到绘图页元件内部。 设置ERC的检查范围-- Sheets to Netlist Active sheet：只对当前打开的电路图文件进行ERC检查 Active project：对当前打开电路图的整个项目进行ERC检查 Active sheet plus sub sheets：对当前打开的电路图及其子电路图进行ERC检查 设置网络标识符的工作范围--Net Identifier Scope Net Labels and Ports Global：选中后，网络标号与I/O端口在整个项目都有效。 Only Ports Global：选中后，只有I/O端口在整个项目有效，而网络标号的作用域仅限于同一张电路原理图。 Sheet Symbol/Port Connections：本选项的功能是，方块图I/O端口（sheet entry)和电路图I/O端口(port)在整个项目都有效，它是标准的层次电路连接方式。 Rules matrix 选项卡—规则矩阵 Legend标识区域 No Report：表示正确的，用绿色小方格表示。在进行ERC检查时，会认为这种连接没有问题，不会给出任何错误或警告信息 Error：表示错误的，用红色小方格表示。在进行ERC检查时，若发现这种连接将给出含有Error的错误信息 Warning：表示告警的，用黄色小方格表示。在进行ERC检查时，若发现这种连接将给出含有Warning的警告信息 规则设置阵列 规则设置阵列 错误标示 系统将自动在电路图有错误的地方放置红色的错误指示 3.4 生成报表 网络表 元件列表 层次列表 交叉参考元件列表 元件引脚列表 网络比较表 3.4.1 网络表 网络表是印刷电路板与原理图的纽带，可以通过电路原理图和印制电路板获取网络表。 步骤： 打开原理图 执行菜单命令Design/Create Netlist 填写网络表设置对话框 鼠标单击OK，系统即生成同名网络表 网络表选项的设置 ： Preference 选项卡 Append sheet numbers to local nets复选框：自动将原理图编号附加到网络名称上，可以识别网络在哪一张电路图上，使用这个选项有利于跟踪错误。 Descend into sheet parts复选框：如果电路中有电路图式元件，确定是否将生成网络表的处理深入到元件的电路图内部，将它也作为电路图一并处理，并生成网络表。 Include un-named single pin nets复选框：确定是否将电路中没有命名的单个元件转换为网络。 设置完毕后,单击ok出现： 网络表格式 Protel网络表格式 标准的Protel网络表格式 由两部分组成，分别为：元件声明、连接网络定义 Protel 2网络表格式 扩展的Protel网络表格式 由三部分组成，分别为：元件声明、连接网络定义、PCB布线指示 网络表格式实例——元件声明 [