第8篇 章 时序逻辑电路引论 《工业电子学》课件.ppt

第8章 时序逻辑电路引论 ;8.1.1 时序逻辑电路的结构模型; 8.1.2 状态表和状态图 ;② 状态图; x Qn Qn+1 z 0 A D 0 1 A C 1 0 B B 1 1 B A 0 0 C C 1 1 C D 0 0 D A 0 1 D B 1;两类存储单元电路 ：;锁存器和触发器工作波形示意图:;8.3 锁存器;(2) 逻辑功能分析;② SD=0; RD=1 (置0信号有效):;④ SD=1; RD=1 (置0、置1同时信号有效):;(3) RS锁存器的功能描述;RS锁存器工作波形图（初态假设为0）;由与非门构成的RS锁存器：;8.3.2 门控RS锁存器;门控RS锁存器特性方程:;8.3.3 D锁存器;D锁存器特性表:;D锁存器工作波形图: (假设初态为0);8.4 触发器;8.4.1 主从触发器;3 . 电路特点;5. 主从RS 触发器定时波形;6. 特性表和特性方程;;二、 主从D 触发器;定时波形图(设触发器的初始状态为0);主从JK触发器的一种结构:;(4) 根据特性方程 Qn+1= JQn+KQn ,容易求得特性表:; (6) 主从JK触发器定时波形;主从触发器抗干扰能力不强,若对上升沿翻转的主从RS 触发器:;8.4.2 边沿触发器;1. 维持阻塞D触发器;(2) 维持阻塞D触发器特性表和工作波形图;2.负边沿JK触发器;思考题:试画出图中所示电路在8个CP信号作用下Q1、 Q2、Q3端的输出波形（设各触发器初始状态均为0，且 SD、RD均接1）;CP;8.5 触发器逻辑功能的转换;8.5.1 代数法;例: 把JK触发器转换为D触发器.;例: 将JK触发器转换为T触发器.;T触发器的特性方程: Qn+1=TQn+TQn;8.5.2 图表法;③ 写出下列两个表达式: S=f1（J，K，Qn） R=f2（J，K，Qn）;转换电路图;8.6 触发器应用举例;(2)单脉冲发生器;8.7 MSI构成的时序逻辑电路;1、 4位D触发器寄存器(74175);二、 移位寄存器;1、 单向移位寄存器;各触发器的状态方程为:;a）在连续四个CP脉冲后, 在Q0、Q1、Q2和Q3端得到 并行输出信号；;2) 串/并入---串出单向移存器;工作原理：;b) 并行输入 :;2、 双向移位寄存器;74194逻辑电路结构示意：;用两片74194接成八位双向移位寄存器;8.7.2 计数器;CP: 计数脉冲;;计数器的驱动方程和输出方程;状态表;CP;2. 同步二 进制加法计数器的特点;4. MSI同步二进制加法计数器;CP RD LD ENP ENT 功能 0 异步清 零 1 0 同步 置 数 1 1 0 1 保持(包括CO的状态) 1 1 0 保持(CO=0) 1 1 1 1 同步计数 ;二、异步二进制计数器;1J;波形图;2. 异步二进制计数器的特点;;三、 MSI同步十进制计数器;四、 异步十进制计数器;1 2 3 4 5 6 7 8 9 10;0000;2. MSI异步十进制计数器;74290(二—五—十进制计数器);① R0(1)=R0(2)=1,且S9(1).S9(2)=0时,异步清零有效,输出清零;;Q0;Q0;由74290构成模100(两位十进制)计数器:;五、 任意进制计数器;CP;例：试用四位二进制计数器74161构成模10计数器。;复位法的缺点：;提高清零可靠性的改进电路：;2. 反馈置位法(置数法);例: 试用74161实现模10计数器. ;8.8 时序逻辑电路的分析方法;8.9.1 同步 时序逻辑电路的分析方法;(3) 根据状态方程和输出方程,列出状态表;;