[心理学]以遗传演算法求解IC最终测试之排程问题.pptVIP

以遺傳演算法求解IC最終測試之排程問題 國立成功大學工學院工程管理在職專班 學生 : 吳淑貞 指導教授 : 黃悅民博士 Outline 半導體製造流程簡介 IC 最終測試流程簡介 * * 半導體製造流程簡介 IC 最終測試流程簡介 IC 最終測試排程概念 機台指派規則 批次優先順序決定規則 遺傳演算法概念 以遺傳演算法求解IC 最終測試排程之研究架構 Front Eng Wafer Sort Product Design Board Assembly Materials Fab Wafer Fab Wafer Bank Wafer Die Bank Assembly Final Test Bin Inventory Board Insertion Assembly Finished Goods Inventory Board Testing Design House Test IC Design Program Sort Fab Probing Final Test Assembly Assembly Final Test B/L Assembly Assembly House IQA Burn In Final Test QA Top_mark Lead Scan Bake TR Pack Major Process in Final Test 選擇一待測試訂單 決定可用機台 測試機台A 測試機台B 測試機台C 機台組合A-1 機台組合A-2 機台組合B-1 機台組合C-1 機台組合C-2 機台組合B-2 機台組合B-3 指派給某一 機台組合 紀錄被指定機台 組合之機台時間表 選出可使用 之測試機台 選出可使用 機台族群內 之可用機台 依優先順序考量指派 Handler X Handler Y Handler Z Tooling O Tooling P Tooling Q 選出可使用之Handler 選出可使用之tooling IC 最終測試排程概念 機台指派規則 -最早完工時間 依照批次優先順序每次擇一待測批指派至特定機台。 將待測批可用機台找出，確認該機台當時之Handler Tooling是否符合該批使用， 不符合者找出可用Handler Tooling。 將每部機台起始時間+作業前置時間+該批測試時間後，找出最早完工時間之機台，並指派為該批次預計使用機台。 該機台配合之Handler Tooling於該時段註記為該測試機台使用。 最短setup time 批次順序組合 優點: 由於相同型號之待測批連續於相同機台作業可節省前置時間之浪費，故相同型號待測批盡量連續指派於同機台可減少分派至不同機台作業而造成之必要作業前置時間。 缺點: 連續指派相同型號待測批於相同機台上可能導致有機台閒置未用卻集中少數機台作業造成交貨時間延遲。 1 2 3 4 1 2 3 4 1 2 3 1 2 3 4 5 1 2 1 2 3 4 最少總延遲時間批次組合 優點: 交貨目標時間越早者越優先排測，故可減少交貨時間延遲時間。 缺點: 完全依照交貨時間指派機台將導致不同型號待測批於同機台作業之作業前置時間， 前置時間無產出將造成機台時間的浪費。 1 2 3 4 1 2 3 4 1 2 3 1 2 3 4 5 1 2 1 2 3 4 母代 交配 突變 計算適應函數值 複製 解碼取得最佳解 否 是 產生新一代母體 是否滿足停止條件 遺傳演算法概念 初始母體 依序每次擇一(L,O) 從該temp 之Handler 中找出最早可用之機台 維持原tester可用時間 否 是 該Tester之handler是否 滿足該(L,O)之temp 列出可用Tester Tester 可用時間 早於Handler可用時間 維持原tester可用時間 是 否 令tester可用時間為 Handler可用時間 從該device可用tooling 中找出最早可用之tooling 維持原tester可用時間 否 是 該Tester目前之Tooling 是否符合該(L,O)使用 Tester 可用時間 早於Tooling可用時間 維持原tester可用時間 是 否 令tester可用時間為 tooling可用時間 將tester可用時間加上 setup時間加工時間 找出最早完工之tester並 紀錄該時段指派給(L,O) 紀錄Handler Tooling 該時段指派給該tester 是否還有(L,O) 未指派機台 紀錄最晚完成工作 機台之完工時間 是 否 交配及突變 是否還有未指派 機台批次組合 找出完工時間最早 之批次組合 是否已達停止條件 是 是 否 否 是 得到排程最佳解 批次組合並結束 最短setup time批次組合 最短交期延遲時間批