数字系统与逻辑设计讲义第章常用时序逻辑电路模块.docVIP

PAGE PAGE 1 第6章 常用时序逻辑电路模块 本章教学目的与要求 熟练掌握几种常用MSI计数器（74LS90、74LS290、74LS163、74LS161、74LS192）的电路结构、逻辑符号、工作原理、使用方法和应用；熟练掌握常用MSI移位寄存器（74LS194）电路结构、逻辑符号、工作原理、使用方法和应用；能够灵活运用常用MSI时序逻辑模块去设计电路（此能力在电子技术课程设计中得以检验）。 本章重点 1、常用MSI计数器的电路结构、逻辑符号、工作原理、使用方法； 2、常用MSI移位寄存器电路结构、逻辑符号、工作原理、使用方法； 3、常用MSI时序逻辑模块的灵活应用。 本章难点 1、常用MSI计数器的电路结构、逻辑符号、工作原理、使用方法； 2、常用MSI移位寄存器电路结构、逻辑符号、工作原理、使用方法； 3、常用MSI时序逻辑模块的灵活应用。 教学方法 本章主要讲述了几种常用MSI计数器（74LS90、74LS290、74LS163、74LS161、74LS192）的电路结构、逻辑符号、工作原理、使用方法和应用；常用MSI移位寄存器（74LS194）电路结构、逻辑符号、工作原理、使用方法和应用；常用MSI时序逻辑模块的灵活应用。共需6课时。本章采用讲授为主，自学为辅的教学方法。对重点内容，课堂上要讲解透彻，课下布置一定的作业，使学生加深对内容的理解并牢固掌握；对难点内容，通过讲例题加以分析，深入浅出，举一反三，理论联系实际，使学生能学会学懂，为以后进一步学习打下基础。 授课内容 6.1常用时序逻辑电路模块概述 （1）计数器的分类： 1.按进位模数来分：模2计数器 、非模2计数器。 2.按计数脉冲输入方式分：同步计数器、异步计数器。 3.按计数增减趋势分：递增计数器、递减计数器、双向计数器。 4.按电路集成度分：小规模集成计数器、中规模集成计数器。 部分常用MSI计数器的型号及基本特性，如表6.1所示。 表6.1　部分常用MSI计数器的型号及基本特性 （2）移位寄存器的分类： 部分常用MSI移位寄存器的型号及基本特性，如表6.2所示。 表6.1　部分常用MSI计数器的型号及基本特性 6.2常用MSI计数器及其应用 6.2.1 74LS290/74LS90(二－五－十进制异步加法计数器) 1、功能描述 二-五-十进制异步加法计数器7490采用14引脚双列直插式封装，电源和地的引脚位置与大多数标准集成电路不同，第5脚为电源， 第10脚为地，使用时需要注意。与此类似的还有7491、 7492、 7493、7494、7496等芯片。  7490的电路结构、逻辑符号如图6.1所示。从电路结构可见，7490在其电路内部实际上分为二进制和五进制两部分，分开使用时，它是二进制计数器或五进制计数器；结合使用时，它是十进制计数器。在QD、QC、QB三个触发器构成的五进制计数器中，QD是最高位，QB是最低位。两个时钟脉冲输入信号CPA、CPB均为下降沿有效。 图6.1 7490电路结构与逻辑符号 (a) 电路结构； (b) 国标符号； (c) 惯用符号 2、使用方法 利用74LS90可以构成8421BCD计数器和5421BCD计数器，如图6.2所示。 图6.2　 7490构成十进制计数器 (a) 8421BCD计数器； (b) 5421BCD计数器 利用7490构成不超过十的任意进制计数器，图6.3为7490构成的八进制计数器。 图6.3 7490构成八进制计数器 (a) 电路； (b) 工作波形 3、级连扩展 一般扩展方法 使用7490的一般扩展方法是，先将7490接为10n进制计数器，然后遇M清0。尽量利用R01、R02端，不加或少加逻辑门。  例:用7490构成八十五进制计数器。  解:首先用两片7490构成一百进制计数器，然后遇85（十位为8，个位为5时）清0，电路如图6.4所示。 图 6.4 7490构成八十五进制计数器 该电路的基本工作过程为：一般情况下，右侧7490(个位)每来1个CP脉冲状态加1，满10向左侧7490(十位)进位。当左侧7490(十位)为8(QD=1)、 右侧7490(个位)为5(QDQCQBQA=0101)时，两片7490的R01、R02同时为1，两片7490的Q端立即同时清0，电路回到00状态。由于该计数器的有效计数状态为00~84，所以是一个八十五进制加法计数器。 6.2.2 74LS163/74LS161(4位二进制同步可预置加法计数器) 1、功能描述 图 6.5 74163的逻辑符号与功能表 图6.6 74163的逻辑符号与功能表 2、使用方法 从功能表可见，74163具有同步清0、 同步置数、 同步计数和状态保持等功能，是一种功能比较全面的MSI同步计数