数字电路与逻辑设计 第4章 组合逻辑电路4.3 组合逻辑电路冒险现象.pdfVIP

4.3 组合逻辑电路的冒险现象 4.3 组合逻辑电路的冒险现象 44..33 组组合合逻逻辑辑电电路路的的冒冒险险现现象象 4.3.1　冒险的概念 4.3.1 44..33..11 4.3.2　静态逻辑冒险 4.3.2 44..33..22 4.3.3 4.3.3 44..33..33　如何判断是否存在逻辑冒险 4.3.4　如何避免逻辑冒险 4.3.4 44..33..44 4.3.1　冒险的概念 4.3.1 4.3.1 44..33..11　冒险的概念 4.3.1 44..33..11 　　信号通过连线及集成门都有一定的延迟时间，多个输入信 号发生变化时，也可能有先后快慢的差异。在输入信号变化的 瞬间，输出端出现一些不正确的尖峰信号，称为冒险现象。 　　在组合电路中，如果输入信号变化前、后稳定输出相同， 而在转换瞬间有冒险，称为静态冒险。 　　如果在得到最终稳定输出之前，输出发生了三次变化，即 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 0 1 中间经历了暂态00-11或11-00（输出序列为11-00-11-00或00-11-00-11）这 种冒险称为动态冒险。 4.3.2　静态逻辑冒险 4.3.2 4.3.2 44..33..22　静态逻辑冒险 4.3.2 44..33..22 4 12 4 3 1(a) 4 12 4 3 1(a) 　　例44-1122　分析如图44-33-11((aa))所示的组合电路，当输入信号 abc 000 010 abc 000 110 abc 000 010 abc 000 110 aabbcc由000000变化到001100及aabbcc由000000变化到111100时的输出波形。 　　解 a a aa Y Y YY 1 1 11