时序电路分与设计.pptVIP

本章小结 主要内容：时序电路的分析方法、各种寄存器、计数器 需要掌握： 分析时序电路的基本步骤和工具 四位寄存器工作原理和电路 移位寄存器的工作原理 二进制计数器工作原理 十进制计数器工作原理 3. 脉冲分配器 图 6-25 脉冲分配器 (a) 逻辑电路图； (b) 状态图； (c) 工作波形图 由电路可写出输出函数和激励函数为 结合JK触发器的特征方程 ， 可得新状态方程： 由输出函数和新状态方程可得状态转换表如表6-11，状态转换图和工作波形分别如图6-25（b）、（c）所示。由工作波形图可清楚地看到，电路在时钟脉冲的作用下，按一定顺序轮流地输出脉冲信号。由于电路能在时钟脉冲作用下将脉冲信号按顺序分配到各个输出端，故称其为脉冲分配器。 表 6-11 脉冲分配器状态表 4. 序列信号发生器 图6-26(a) 所示为序列信号发生器的逻辑电路图。由图可见，该电路由三个D触发器构成的移位寄存器和与非门构成的组合电路组成。由电路可写出其输出函数和激励函数分别为 结合D触发器的特征方程Qn+1=D，可得新状态方程： 图 6-26 序列信号发生器 (a) 逻辑电路图； (b) 状态图； (c) 工作波形图 表 6-12 序列信号发生器的状态表 3 异步时序电路的分析方法 图 6-27 异步十进制加法计数器 ③ 列状态表， 画状态图。 表 6-5 例 6-2 时序逻辑电路状态表 图 6-12 例 6-2 状态图 ④ 画波形图。 图 6-13 例 6-2 波形图 ⑤ 逻辑功能分析。 从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、 Q１和Q2各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。 2.2 典型时序逻辑电路的分析 1. 寄存器和移位寄存器 1) 寄存器 寄存器用于寄存一组二进制代码，它被广泛用于各类数字系统和数字计算机中。因为一个触发器能存储一位二进制代码， 所以用n个触发器组成的寄存器能存储一组n位二进制代码。对寄存器中使用的触发器只要求具有置1、置0的功能即可， 因而无论是用基本RS结构的触发器，还是用数据锁存器、主从结构或边沿触发结构的触发器，都能组成寄存器。 (1) 二拍接收四位数据寄存器 图6-14是由基本RS触发器构成的二拍接收四位数据寄存器。当清0端为逻辑1，接收端为逻辑0时，寄存器保持原状态。 当需将四位二进制数据存入数据寄存器时，需二拍完成：第一拍，发清0信号（一个负向脉冲），使寄存器状态为0（Q3Q2Q1Q0=0000）；第二拍，将要保存的数据D3D2D1D0送数据输入端（如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要保存的数据将被保存在数据寄存器中（Q3Q2Q1Q0=1101）。从该数据寄存器的输出端Q3Q2Q1Q0可获得被保存的数据。 图 6-14 二拍接收四位数据寄存器 (2) 单拍接收四位数据寄存器 图6-15是由数据锁存器构成的单拍接收四位数据寄存器。 当接收端为逻辑0时，寄存器保持原状态；当需将四位二进制数据存入数据寄存器时，单拍即能完成——将要保存的数据D3D2D1D0送数据输入端（如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要保存的数据将被保存在数据寄存器中（Q3Q2Q1Q0=1101）。同样从数据寄存器的输出端Q3Q2Q1Q0可获得被保存的数据。 对于功能完善的触发器，如主从JK触发器、维持—阻塞式D触发器等，都可构成这类数据寄存器。 图 6-15 单拍接收四位数据寄存器 2) 移位寄存器 对于串行数据，则采用移位寄存器输入并加以保存。移位寄存器的功能和电路形式较多，按移位方向来分有左向移位寄存器、右向移位寄存器和双向移位寄存器；按接收数据的方式可分串行输入和并行输入；按输出方式可分串行输出和并行输出。  (1) 单向移位寄存器 图6-16所示电路是由维持—阻塞式D触发器组成的四位单向移位（右移）寄存器。在该电路中，Ri为外部串行数据输入（或称右移输入），Ro为外部输出（或称移位输出），输出端Q3Q2Q1Q0为外部并行输出，CP为时钟脉冲输入端（或称移位脉冲输入端，也称位同步脉冲输入端）， 清0端信号将使寄存器清0（ Q3Q2Q1Q0 =0000）。 在