微机原理精品教学（电子科技大学）第4章 微机总线技术与总线标准.pptVIP

异步通信数据帧结构 1位起始位，再从最低位（b0）开始传送7位信息位，然后是1位奇偶校验位，最后是1位（或1.5位、2位）停止位 偶校验、一位停止位 时传送数据53H时的波形 停 止 位 校 验 位 D6 D5 D4 D3 D2 D1 D0 起 始 位 1 0 1 0 1 0 0 1 1 0 * 作业 2、3、4、5、6、13、14、15 * AHB基本传输过程 * AHB总线流水线操 * APB总线 APB从单元的接口信号 APB主要 用于低带 宽的周边 外设之间 的连接 在APB里面唯一的主模块就是与AHB总线相接的APB 桥。 * APB传输 APB上的状态图 * APB写传输时序图 * APB读传输时序图 * APB桥 选 择 信 号 系统总线 从模块接口 APB桥是在 AMBA APB 上唯一的总 线主模块。 另外，APB 桥也是在更 高层次系统 总线上的一 个从模块。 桥单元把系 统总线传输 转化为APB 总线传输。 * APB桥的传输过程 * 锁存地址并在整个传输过程中保持其有效，直到数据传送完成。 地址译码并且生成一个外部选择信号PSELx，在一次传输期间只有一个选择信号有效. 写传送时驱动数据到APB总线上。 读传时驱动APB数据到系统总线上。 为传送触发使能信号PENABLE，使其有效。 APB桥的功能 * 总线设计要素 信号线类型 专用信号线 复用信号线 总线仲裁方法 集中仲裁 分布仲裁 总线定时方法 同步 异步 总线宽度 地址总线宽度 数据总线宽度 数据传输类型 读/写/读-修改-写/写后读/块传输（联系传输） * 4.2.2 PCI总线 Peripheral Component Interconnect，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用 PCI总线信号 必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号 可选的PCI总线信号包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号 * PCI总线架构 PCI总线是多层次总线 * PCI总线插座示意图 根据电源电压和位数不同分为4种 长插槽188针，短插槽124针 * PCI插槽实物照片 * PCI总线信号 * 必备的PCI总线信号 地址和数据信号 AD[31:0]，双向三态 C/BE[3:0]，双向三态，低有效 PAR，奇偶校验信号，双向三态 接口控制信号 FRAME，帧周期信号，低电平有效 IRDY，主设备准备好信号，低电平有效 TRDY，从设备准备好信号，低电平有效 STOP，从设备要求主设备停止当前数据传输，低电平有效 IDSEL，初始化设备选择，输入 DEVSEL，设备选择信号，低电平有效 * 必备的PCI总线信号（续） 错误报告信号 PERR，报告数据奇偶检验错，低电平有效 SERR，系统出错信号，低电平有效 仲裁信号 REQ，总线占用请求信号，双向三态，低有效 GNT，总线占用允许信号，双向单台，低有效 系统信号 CLK：时钟，输入 RST，复位，输入 * 可选的PCI总线信号 64位总线扩展信号 AD[64:32]，双向三态 C/BE[7:4]，双向三态，低电平有效 REQ64，64传输请求，低电平有效 ACK64，表示从设备将用64位传输，低电平有效 PAR64，奇偶双字节校验，双向三态，低电平有效 接口控制信号 LOCK，锁定信号，低电平有效 中断信号 INTA/INTB/INTC/INTD，中断信号，低电平有效，漏极开路 * 可选的PCI总线信号（续） Cache支持信号 SBO，试探返回信号，低电平有效，输入或输出 SDONE，表示命中一个缓冲行，输入或输出。有效时，表明探测完成，无效时，表明探测结果仍未确定 边界扫描信号 TDI，数据输入 TDO，数据输出 TCK，时钟 TMS，模式选择 TRST，复位 * PCI总线命令表 C/BE[3:2]? 命令类型说明 0 0 0 0 中断应答（中断识别） 0 0 0 1 特殊周期 0 0 1 0 I/O读（从I/O口地址中读数据） 0 0 1 1 I/O写（向I/O口地址空间写数据） 0 1 0 0 保留 0 1 0 1 保留 0 1 1 0 存储器读（从内存空间映像中读数据） 0 1 1 1 存储器写（从内存空间映像中写数据） 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置读 1 0 1 1 配置写 1 1 0 0 存储器多行读 1 1 0 1 双地址周期 1 1 1 0 存储