2012年电信一班 录文军—DSP Builder实验.pdf

  UP‐CUP    FPGA2C35‐II     DSP实验指导书                                                     V 1.0 使用 QUARTUSII 9.0   V 1.0 使用 QUARTUSII 9.0                               北京博创兴业科技有限公司  www.up‐  2009.05    FPGA2C35‐II 型 实训平台使用前说明    1、在开始做 EDA、SOPC 实验之前，需要检查平台的是否短路，有条 件的话，最好用万用表测量 1.2V、1.25V、2.5V、3.3V、5V、12V 是否短路，1.2V 和 1.25V 的电阻应该在 100 欧左右。    2、在通电之前，检查电源是否为直流 12V。低于或高于 12V 都有可 能会导致平台的损坏。     3、实验指导书使用的设计软件版本是 QuartusII8.0 SP1、NiosII 8.0  SP1、ModelSim SE 6.2b，所以建议安装相应版本的软件。低版本 不能打开高版本的设计工程。    4 、无论使用 ByteBlasterII 还是 UP‐USB‐Blaster，都不要带电插拔。    5、使用平台前，应该放掉手上的静电。    6、使用平台需要轻拿轻放。     7、严禁拔下核心板及各种子板模块，否则后果自负。    8、触摸屏应轻点，不能过快，不能过于坚硬的物品触碰触摸屏。                                        目 录    实验前说明4 第一章 DSP Builder 基础篇5 实验一、正弦波发生器及DSP Builder入门6 实验二、DSP Builer 层次化设计18 实验三、基于DSP Builder的DDS设计及 22 SignalTapII 的使用 22 实验四、基于DSP Builder的FSK调制器设计 30 实验五、正交信号发生器设计33 实验六  数控移相信号发生器设计37 实验七   幅度调制（AM ）信号发生器设计40 实验八  频率调制（FM）信号发生器设计43 第二章  DSP Builder  高级篇46 实验九  伪随机序列实验46 实验十  扫频信号发生器实验及硬件环HIL的使用49 实验十一   FIFO控制器设计及状态机的使用54 实验十二 FIR数字滤波器设计及FDA工具的使用59 实验十三 基于FIR IP核的滤波器设计66 实验十四 IIR数字滤波器设计 71 附录 A  使用qsf文件进行管脚分配的方法74 附录  B  未使用的FPGA管脚设置成输入三态76 附录 C   UP‐USB Blaster 的安装78