第4章教学过程及方法.docVIP

1）第4章 组合逻辑电路（6-8学时，全部76张，平均13-9张/学时） 本章主要介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法，以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法，最后介绍组合逻辑电路中的竞争-冒险。 （超链接： 概述 若干常用的组合逻辑电路 采用中规模集成部件实现组合逻辑电路 组合逻辑电路的竞争-冒险现象 ） 2）1.1 概述 4.1.1 组合逻辑电路的结构和特点 电路结构的特点组合逻辑电路有若干个输入和若干个输出,不含存储单元。 功能上的特点组合逻辑在组合逻辑电路中，任何时刻的输出仅仅决定于当时的输入信号。 3）4.1.2 组合逻辑电路的分析方法 组合逻辑电路的分析是根据给定的逻辑电路，通过分析找出电路的逻辑功能。 组合逻辑电路的分析过程：根据给定电路，写出输出与输入之间的逻辑表达式，然后把全部输入组合代入表达式，计算得出输出结果，并以真值表的形式表示出来，最后根据真值表说明电路的功能。 用模块图表示分析方法 4）[例4.1]分析电路，并说明电路功能。 第1步 写出逻辑函数表达式。 用两个SWF动画演示分析过程 第2步 把电路输入代入函数表达式得出电路的真值表。 第3步 说明电路的功能。该电路完成异或运算 5）4.1.3 组合逻辑电路的设计方法 组合逻辑电路的设计就是在给定逻辑功能及要求的条件下，通过设计方法，得到满足功能要求的逻辑电路。 用模块图演示设计方法 设计是分析电路的反过程。 6）[例4.2] 设计电路完成8421码转换为余3码，用与非门实现。 第1步 写出真值表 第2步 导出函数式或卡诺图 第3步 得到最简式 *可超链接到卡诺图化简工具 第4步 进行变换 7）[例4.2]第5步 画出逻辑电路图 用SWF动画演示画图过程 上面是传统的小规模电路设计方法，后面章节还将介绍中规模设计和用VHDL设计数字电路的方法。 8）4.2 若干常用的组合逻辑电路 在数字系统设计中，有些逻辑电路是经常或大量使用的，为了使用方便，一般把这些逻辑电路制成中、小规模集成电路产品。 在组合逻辑电路中，常用的集成电路产品有加法器、编码器、译码器、数据选择器、数据比较器及奇偶校验器等。 下面分别介绍这些组合逻辑部件的电路结构、工作原理和使用方法。 9）4.2.1 算术运算电路 算术运算电路是能够完成二进制数运算的器件，半加器和全加器是算术运算电路的基本单元电路。 10）1.半加器 在半加器的电路结构和逻辑符号图中，A、B是两个1位二进制加数的输入端，SO 是两个数相加后的和，CO 是向高位的进位。写出电路输出的逻辑表达式 半加器电路结构及符号 根据输出表达式推导出电路的真值表。真值表说明，电路能完成两个1位二进制数的加法运算。这种不考虑来自低位的进位的加法运算，称为半加，能实现半加运算的电路称为半加器。 11）2.全加器 全加器的电路结构和逻辑符号图中，比半加器多一个输入端CI是低位来的进位。写出电路输出端的逻辑表达式为 电路图 电路符号 真值表 导出电路的真值表。真值表说明，电路能完成两个1位二进制数以及低位来的进位的加法运算。这种考虑来自低位来的进位的加法运算，称为全加，能实现全加运算的电路称为全加器。 *电路符号可超链接到A6R动画 12）3.多位加法器 1位全加器可以实现1位二进制数的加法运算，把N位全加器组合起来，可以实现N位二进制数的加法运算。 在构成多位加法器电路时，按照进位方式的不同，又有串行进位加法器和超前进位加法器两种类型。 13）串行进位加法器电路 加法从低位开始，每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，把这种结构的电路叫做串行进位加法计数器。 用SWF动画演示串行加法器运算过程 串行进位加法器的优点是电路比较简单，缺点是运算速度不高。为了提高运算速度，可以采用超前进位加法器。 14）设计一个2位超前进位加法器 列出真值表 用卡诺图化简工具化简 写出最简与或 15）4位超前进位加法器74LS283 在超前进位加法器电路中，每一位的进位只由加数决定，而与低位的进位无关。这样，多位加法器的加法运算就可同时进行，而不必等到低位的进位到来后才进行，因此提高了运算速度。 电路图 16）扩展功能 实际使用中，常常需要把若干片集成加法器级联起来，构成更多位数的加法器电路，称为集成电路的扩展。把两片74LS283级联起来，扩展成8位加法器电路如图示 逻辑符号 用SWF动画演示扩展功能的步骤 17）实现其它功能 利用74LS283加法运算功能，还可以实现某些具有特定功能的逻辑电路。例如，根据余3码是由8421码加上3后得到的特点，用74LS283实现由8421码到余3码的代码转换电路，如图示。在图中，DCBA是8421