第五章-锁存器与触发器.ppt

第五章 锁存器和触发器 本章小结 1．锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 ?锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。 ?触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。 2．描写触发器逻辑功能的方法主要有特性表、特性方程、状态转换图和波形图(又称时序图)等。 3．根据逻辑功能的不同，触发器可分为： (1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T’触发器 ） 4．同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。 5．利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 5.4.4 SR 触发器 1. 特性表 2. 特性方程 3. 状态图 不确定 1 1 1 1 0 1 1 0 1 0 1 1 0 0 1 不确定 1 1 0 1 0 1 0 0 1 0 0 0 0 0 0 Qn+1 R S Qn SR=0（约束条件） 用JK触发器构成D触发器即实现D触发器功能 分析：JK触发器是现有触发器，而D触发器为待求。 比较两种触发器的特征方程得： 两式若要相等，则必有： 作图得： D 5.4.5 触发器的相互转换 用JK触发器构成T触发器即实现T触发器功能 分析：JK触发器是现有触发器，而T触发器为待求。 比较两种触发器的特征方程得： 两式若要相等，则必有： 作图得： T 用JK触发器构成T’触发器即实现T’触发器功能 分析：JK触发器是现有触发器，而T’触发器为待求。 考虑到T’触发器是将T触发器的T端置1得到，所以只要求出T触发 器，再令T＝1即可。利用上题的结论得： +Vcc D 触发器构成 J K 触发器即实现J K触发器功能 Qn+1 = D D 触发器构成 T 触发器即实现T触发器功能 Qn+1 = D D 触发器构成 T 触发器即实现T触发器功能 Qn+1 = D 第五章 锁存器和触发器 数 字 电 子 技 术 第五章 锁存器和触发器 5.2 锁存器 5.4 触发器的逻辑功能 5.1 双稳态存储单元电路 5.1 双稳态存储单元电路 反馈 Q端的状态定义为电路输出状态。 当Q=1时，称为电路的1状态; 当Q=0时，称为电路的0状态; 电路有两个互补的输出端 1. 电路结构 5.1 双稳态存储单元电路 2、数字逻辑分析 ——电路具有记忆1位二进制数据的功能。 如 Q = 1 如 Q = 0 1 0 0 1 1 0 1 1 0 0 ——电路只存在0和1这两种可以长期保持的稳定状态,故被称为双稳态存储单元电路,简称双稳态电路。 5.2.1 SR 锁存器 5.2 锁存器 5.2.2 D 锁存器 5.2.1 SR 锁存器 5.2 锁存器 1. 基本SR锁存器 逻辑符号： 输入端 反馈 输出端 由两个或非门组成 R S 1) 工作原理 R=0、S=0 状态不变 0 0 若初态 Q n = 1 1 0 1 若初态 Q n = 0 0 1 0 0 0 初态：R、S信号作用前Q端的状态，初态用Q n表示。 次态：R、S信号作用后Q端的状态，次态用Q n+1表示。 无论初态Q n为0或1，锁存器的次态为1态。 信号消失后新的状态将被记忆下来。 R=0、S=1 置1 S称为置1输入端 高电平有效 0 1 若初态 Q n = 1 1 0 1 若初态 Q n = 0 0 1 0 1 1 0 无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。 1 0 若初态 Q n = 1 1 1 0 R=1 、 S=0 置0 若初态 Q n = 0 1 0 0 1 0 1 R称为复位输入端或清零(0)端 高电平有效 R=1 、 S=1 无论初态Q n为0或1，触发器的次态 、 都为0 。 状态不确定 约束条件: SR = 0 在正常工作时,输入信号要遵守约束条件。 触发器的输出既不是0态，也不是1态 1 1 0 0 Qn+1 R S 功能 Qn 功能表 0 1 置1 1 1 0 1 1 0 置0 0 0 0 1 1 1 0 1 × × 不定 0 0 保持 0 1 0 1 3）工作波形 4）用与非门构成的基本SR锁存器 、 a.电路图 c.国标逻辑符号 工作原理 R=1、S=1 状态不变 1 1 1 0 1 若初态 Q n = 1 若初态 Q n=0 1 1 0 1 0 无论初态Q n为0或1，锁存器的次态为0态。 信号