典型时序逻辑电路.pptVIP

6.1 计数器 (P193) 6.2 寄存器 6.3 移位寄存器型计数器 6.1.1 计数器概述 计数器是一种用途非常广泛的时序逻辑电路，它不仅可以对时钟脉冲进行计数，还可以用在定时、分频、信号产生等逻辑电路中。 计数器的种类很多，根据它们的不同特点，可以将计数器分成不同的类型。典型的分类方法有如下几种: (1)按计数器中触发器状态的更新是否同步可分为同步计数器和异步计数器。在同步计数器中，所有要更新状态的触发器都是同时动作的；在异步计数器中，并非所有要更新状态的触发器都是同时动作的。 (2)按计数进制可分为二进制计数器、十进制计数器和N进制计数器。 按照二进制数规律对时钟脉冲进行计数的电路称为二进制计数器。 在计数器中，被用来计数的状态组合的个数称为计数器的计数长度，或称为计数器的模。 在二进制计数器中，触发器的所有状态组合都被用来计数，因此，n位二进制计数器的模为2n。 按照十进制数规律对时钟脉冲进行计数的电路称为十进制计数器。在十进制计数器中，只有十个状态组合被用来计数，十进制计数器的计数长度为10。 按照N进制数规律对时钟脉冲进行计数的电路称为N进制计数器。在N进制计数器中，有N个状态组合被用来计数，N进制计数器的计数长度为N。 (3)按计数过程中的增减规律可以分为加法计数器、减法计数器和可逆计数器。下面看一个例题。 例1： 按照十进制数规律对时钟脉冲进行递增计数的同步电路称为同步十进制加法计数器。 下图所示电路是由四个下降沿动作的JK触发器构成的同步十进制加法计数器。 输出方程: 驱动方程: 状态方程: 例2：异步二进制减法计数器 按照二进制数规律对时钟脉冲进行递减计数的异步电路称为异步二进制减法计数器。 图6.4所示电路是由四个下降沿动作的JK触发器构成的四位异步二进制减法计数器。 状态方程：在各个触发器下降沿到来时有 6.1.2 MSI几个典型计数器 1、MSI 74163 74163是中规模集成四位同步二进制加法计数器，计数范围是0~15。 它具有同步置数、同步清零、保持和二进制加法计数等逻辑功能。 2、 MSI 74160 74160是中规模集成8421BCD码同步十进制加法计数器，计数范围是0~9。它具有同步置数、异步清零、保持和十进制加法计数等逻辑功能。 注意：74160的 是低电平有效的异步清零输入端，只要该信号一为0，它就马上将各触发器清零，而不需要等待时钟有效边沿的到来，也就是说，异步清零不受时钟信号CLK的控制，这也就是为什么叫异步的原因！注意和同步的区别。 3、 MSI 74191 MSI 74191是中规模集成四位同步二进制加/减可逆计数器，计数范围是0~15。它具有异步置数、保持、二进制加法计数和二进制减法计数等逻辑功能。 6.1.3 MSI计数器应用 用MSI计数器模块构成任意进制计数器 利用MSI计数器模块的清零端和置数端，结合MSI计数器模块的串接，可以构成任意进制的计数器。 假设已有N进制的计数器模块，要构造M进制的计数器，当NM时，只用一个MSI计数器模块即可；当NM时，必须要用多个MSI计数器模块进行串接。下面分别来讨论这两种情况。 1、已有计数器的模N大于要构造计数器的模M 思路：当已有计数器的模N大于要构造计数器的模M时，要设法让计数器绕过其中的N-M 个状态，提前完成计数循环，实现的方法有清零法和置数法。 清零法是在计数器尚未完成计数循环之前，使其清零端有效，让计数器提前回到全0状态。 置数法是在计数器计数到某个状态时，给它置入一个新的状态，从而绕过若干个状态。 计数器模块的清零和置数功能有同步和异步两种不同的方式，相应的转换电路也有所不同。 例3 用74163构造十五进制加法计数器。 解：74163是具有同步清零和同步置数功能的四位二进制加法计数器，它的计数循环中包含16个状态，因此又称十六进制计数器。用74163构造十五进制加法计数器就是要提前一个状态结束计数循环，使状态1110的下一个状态改为0000而非原来的1111，如下图所示。 清零法：当状态为1110时，要使74163的同步清零输入端CLR变为低电平，当下一个脉冲到来时，计数器被清零，回到0000状态。然后，清零输入端CLR变回高电平，计数器又回到计数工作模式重新开始计数。 用清零法将74163构造成十五进制加法计数器的电路连接图如图6.11 (a)所示。 如采用置数法，当状态为1110时，要使74163的同步置数输入端LD变为低电平，并行数据输入端D0、D1、D2、D3都接0，当