FPGA课程论文-基于FPGA的计算器设计 25页.docxVIP

FPGA课程论文基于FPGA的计算器设计学 院专业班级学 号学生姓名指导教师2016年12月30日目 录摘要11.引言21.1 课题研究的目的与意义21.2 国内外发展现状21.3课题的主要技术路线32.FPGA技术及硬件描述语言32.1 FPGA技术的发展现状及与CPLD的比较32.2 FPGA设计方法62.3 利用硬件描述语言（HDL）的硬件电路设计方法72.4 VHDL语言的特点82.5 Quartus Ⅱ概述及其设计流程93.系统总体设计113.1 计算器的计算部分113.2 计算器的存储部分123.3 计算器的显示部分123.4 计算器的输入部分134.计算器的VHDL设计154.1加法器的设计与仿真154.2减法器的设计与仿真174.3乘法器的设计与仿真184.4除法器的设计与仿真195.结论及体会21参考文献23摘要本文介绍了一个简单计算器的设计，该设计采用了现场可编程逻辑器件FPGA设计，并基于硬件描述语言VHDL在Altera公司的Quartus Ⅱ软件上实现仿真。系统由计算部分、存储部分、显示部分和输入部分四个部分组成，计算部分为加法器、减法器、乘法器和除法器，存储部分需要3个存储器来实现：内部累加器（acc）、输入寄存器（reg）以及结果暂存器（ans）。显示部分由四个七段译码管组成，分别来显示输入数字，输入部分采用外接键盘，由0—9十个数字按键