富锂材料LiNiMnO合成和性能改进研究模板.docx

摘要  PAGE \* MERGEFORMAT II 富锂材料Li-Ni-Mn-O的合成 和性能改进研究摘 要 随着晶体管集成度的不断提高，在单个芯片上集成多个处理器核已经成为后摩尔时代的发展趋势。其中，对于给定应用系统的设计而言，针对其特点构建异构多核处理器比同构多核处理器具有更加优越的性能和更低的能耗。但是，由于异构多核处理器的模拟和实现非常复杂，设计更改的代价太大，因此面向特定应用的异构多核处理器的设计和模拟是当前面临的主要挑战。本文主要针对高性能低功耗和高可靠性的基于指令扩展的异构多核处理器设计进行分析与研究，并在此基础上提出一套从交易级到时钟精确的模拟器级再到寄存器传输级的异构多核处理器模拟和设计方案。围绕这一方案，本文主要做了如下三个方面的工作： 1）针对同构/异构多核处理器的模拟问题，本文提出了基于SystemC+OpenMP的交易级多核并行模拟方法，设计了时钟精确的多核模拟器TMP-Sim（Tsinghua Multi-processor Simulator），可以实现均值为9.72兆指令每秒（MIPS）的指令模拟速度，与传统模拟器相比具有更高的模拟效率；同时，在模拟器的设计中采用全并行的结构和思路，使其具备更强的并行冲突检测能力。 2）针对异构多核处理器的设计实现问题，本文提出了基于指令扩展的异构多核处理器的寄存器传输级设计方法，并以JPEG编码器应用为例实现了该异构多核处理器。DC综合结果表明，与同构多核处理器相比，采用该设计流程完成的异构多核处理器可以获得5.44倍的性能提升，并使能耗下降到同构多核结构的22.54%。 3）为了充分利用设计裕量，进一步提升面向特定应用的异构多核处理器性能，本文提出基于软硬件协同利用设计裕量提升性能的“统计性最优”设计机制，充分利用异构多核处理器具有的软件和硬件资源来完成相应的容错。实验表明系统的统计执行速度能够提升33%，并能容忍由于工艺、电压和温度缓慢变化导致的系统可靠性下降。 关键词：异构多核处理器；多核模拟器；指令扩展；软硬件协同；容错机制 Abstract  PAGE \* MERGEFORMAT VI Abstract With the scaling of the size of the transistor, integrating several cores into a single chip has become the trend for the “More-than-Moore” era. Among such multi-core processors, for the design of a particular application, heterogeneous multi-core has higher performance and lower energy cost than homogeneous one. However, taking the complexity of simulation, modification and design of such heterogeneous multi-core processor into consideration, the simulation and design of such heterogeneous multi-core processor is still the main challenge to be faced today. This thesis focuses on the analysis and research on the design of the high performance, low power and high reliable heterogeneous multi-core processor with the instruction-set extension architecture. Upon such basis, a simulation and design flow for such high performance and low power application-specific heterogeneous multi-core processor is proposed in this thesis. Concentrating on such flow from transaction level to RTL level, the thesis focuses on 3 aspects: 1. To better simulate the multi-core processo