毕业答辩基于WilkinsonADC的多通道模数变换ASIC-IndicoIHEP.PPTVIP

北方光源同步辐射像素探测器预研读出电子学研究进展 魏微 李怀申 宁哲 樊磊 张杰 李绍富 刘刚 陆卫国 江晓山 王铮 蓝克坚 卢云鹏 欧阳群 核探测与核电子学国家重点实验室 2014-04-23 主要内容 回顾 北方光源同步辐射像素探测器预研 前期原型芯片研究进展和测试结果 像素阵列设计和测试结果 V12版读出芯片测试结果 倒装焊工艺进展概要 * 北方光源同步辐射硅像素探测器预研 北方光源探测器预研项目之一 项目时间：2012~2015 芯片设计目标 * 像素单元尺寸 150μm×150μm 刷新率 100~1kHz 芯片规模 72列×104行 总通道数 7488 工作模式 数字积分（计数） 计数深度 20bit ENC 好于200e 能量探测范围 8keV~20keV 像素单元功耗 50μW/pixel 芯片总功耗 400mW 当前研究进度 2012. 5，项目研究开始 已完成V0.1、V0.2、V1.0版芯片的MPW流片和测试 基于GF 0.13μm工艺 单像素单元→4×4小阵列→12×20像素阵列 按照负电荷收集方式设计 V1.1版芯片，包含（12×20）像素阵列 基于GF 0.13μm工艺，2013.8流片，2014.1接收 正电荷收集方式 V1.2版芯片，包含（24×20）像素阵列 GF 0.13μm工艺不继续提供工程批支持，需要变更工艺 基于SMIC 0.13μm工艺，2014.1流片，2014.3接收，2014.4测试 计划2014.7进行工程批流片 倒装焊工艺测试芯片的设计（1：1尺寸） 2012.10，提交流片（GF 0.35μm工程批） 2013. 9，进行芯片裸片测试，获得倒装焊前测试数据 2013. 10，进行倒装焊划片，并进行倒装焊工艺研究 2014.3，完成了第一批倒装焊联合系统的测试，进行了初步的工艺评估 * 当前研究进展 * 像素单元v0.1版（模拟） 像素单元v0.2版 像素读出芯片v1.2 倒装焊测试芯片工程批晶圆 探针台测试 测试子板 像素单元设计 * 像素单元结构 模拟：前放+成形+甄别器+阈值调节 数字：计数链+配置移位链+帧逻辑 实现性能（仿真） 噪声性能：ENC=75e@Cd=200fF 一致性指标：刻度后好于100e 功耗： 模拟部分静态工作电流18μA/Pixel（21μW/Pixel） 数字部分平均功耗20μW/Pixel @ 10MHz 芯片整体功耗将好于400mW/Chip 芯片设计和整体读出结构 采用列串行读出的方式输出各单元计数结果，以帧刷新的方式更新数据 配置数据以复用移位链的方式移位至对应像素单元并实现帧刷新 目前实现了24×20像素阵列 外围连接和整体布局按照最终版读出芯片设计，便于扩展和测试性能 阵列总线规划、缓冲和列端逻辑 集成片上多通道DAC提供偏置和全局阈值，芯片可实现最终系统的全部功能 集成片上参考源 * V02版读出芯片测试结果回顾 验证了4×4像素阵列的全部功能 初步完成了像素阵列的阈值一致性刻度算法 刻度前后阵列阈值不一致性分别为163e和30.1e，刻度后满足设计需求 但16个像素的阵列统计性不够，需要后续验证 纯模拟电路和像素阵列测试得到的S-curve结果相同 由此得到等效输入端噪声为92e 表明数字电路并未显著增加噪声 * V10版读出芯片设计和测试 12×20像素阵列 在v02基础上新增了片上参考源，包含了全部功能模块 初步建立了自动刻度和测试算法 对阵列进行阈值一致性刻度，刻度前后阈值不一致性分别为357.1e和30.1e 刻度后不一致性满足设计需求 刻度前后阵列的噪声没有发生明显变化，平均噪声为102e 获得了足够的统计量 * V12版读出芯片设计 移植到SMIC 0.13μm工艺上 两种工艺比较接近，因此在原理图中仅对少数晶体管尺寸进行了修改，在仿真中可以保持相近的性能 主要工作在版图移植上，部分Design Rule和过孔定义不一致，主要需对这部分版图进行修改 但标准单元库以及整体版图的布局布线等可以保留，使得移植可以较快完成 最小面积5mm×5mm，将像素阵列修改为24×20，维持输出IO不变，以便使测试PCB兼容 流片周期短 1月7日提交流片，3月24日接收裸片 比GF 0.13μm流片快约一个月 V11版 GF 0.13μm正电荷芯片进行了初步测试，功能正常，噪声约96e和之前版本持平。这里不详细介绍其测试结果 * V12版芯片功能测试 信号输入：幅度+600mV脉冲（6ke） 前放：基线848.5mV，幅度114.6mV，达峰约40ns，底宽~220ns 成形：基线345mV，幅度489.3mV，达峰120ns，底宽~240ns 甄别宽度：约135ns，同阈值位置有关 * 甄别器输出 同步