rmf第四章 组合逻辑电路4243.pptVIP

第四章 组合逻辑电路 4.2 编码器 由真值表得出各输出的逻辑表达式，并利用无关项对其化简得： 用门电路实现逻辑电路： * * 2、 常用组合逻辑电路 3、 组合逻辑电路应用举例 1、 组合逻辑电路的分析与设计 编码器 译码器 数据选择器 加法器 数值比较器 组合逻辑电路的设计步骤： 组合逻辑电路的分析过程一般包含以下几个步骤： 复 习 4 . 2 . 1 普通编码器 4 . 2 . 2 　优先编码器 4.2 编码器 生活中常用十进制数、文字、符号等事物 以二进制数码(0、1)表示 　　用若干个二进制0、1组合表示特定对象的过程，称为编码。编码只改变信息的表现形式，不改变信息本身的含义。　　　 编码　 译码　 　　对M个信号编码时，应如何确定二进制位数N？ N位二进制代码可以表示多少个信号？　　 　　编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N ≥M来确定二进制的位数N。 例如对8个房间进行编码，最少需要3位二进制编码。 实现编码操作的逻辑电路，称为编码器 　　目前经常使用的编码器有普通编码器和优先编码器两种。 编码器 特定对象 二进制代码 4.2.1 普通编码器 　　定义：任何时刻只允许输入一个有效编码请求信号，即只对一个输入信号进行编码。 以一个三位二进制普通编码器为例，说明普通编码器的工作原理。 图4-4 普通编码器的方框图 输入：八个信号（对象） 　　　I0~I7 （二值量） 输出：三位二进制代码 　　　　Y2 Y1 Y0 称八线—三线编码器 １ １ １ １ ０ ０ ０ ０ ０ ０ ０ ０ １ １ ０ １ ０ ０ ０ ０ ０ ０ １ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ １ ０ ０ ０ ０ １ １ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ Y0 Y1 Y2 I7 I6 I5 I4 I3 I2 I1 I0 表4-4 编码器输入与输出的对应关系 设输入信号为1表示对该输入进行编码 任何时刻只允许输入一个编码请求 表达式、电路图？ 其它输入取值组合不允许出现，为无关项。 Y2=(I4 ? I5 ? I6 ? I7)＝I4+I5+I6+I7 Y1=(I2 ? I3 ? I6 ? I7)=I2+I3+I6+I7 Y0=(I1 ? I3 ? I5 ? I7)=I1+I3+I5+I7 Y 1 Y 0 Y 2 6 I I 1 I 2 4 I I I I I 3 0 5 7 4.2.2 优先编码器 在优先编码器中，允许同时输入两个以上的有效编码请求信号。 　　当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 　　优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。 表3-5 74HC148电路的功能表 例：八线—三线优先编码器74HC148 P170 S选通输入端； YEX扩展端； YS选通输出端。 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX S 说明：表中出现的Y2Y1Y0=111三种情况可以用YS和YEX的 不同状态加以区分。 　　74HC148的逻辑功能描述： 　　 (1) 编码输入端：逻辑符号输入端为 ，这表示编码输入低电平有效。　 I0~I7 低电平有效 I0 I1 I2 I3 I4 I5 I6 I7 优先权最高 允许编码，但无有效 编码请求 　　(2) 编码输出端　　　　　 ：从功能表可以看出，74HC148编码器的编码输出是反码。 Y2、Y1 、Y0 Y2 Y1 Y0 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 （3） 选通输入端S：只有在S= 0时，编码器才处于工作状态；而在 S= 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。 禁止状态 工作状态 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX S 正在优先编码 （4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX S 允许编码，但无有效编码请求 　　以上通过对74HC148编码器逻辑功能的分析，介绍了通过MSI