第13章-门电路与组合电路 11.pptVIP

三人表决电路 1 0 A +5V B C R Y Y=AB+AC+BC =AB+AC+BC =AB AC BC 例：设计一个数据分配器，通过控制端 E 来选择输入 A送至输出端 F1还是F2。E=0时，A送至F1, E=1时，A送至F2。 电 路 E A F1 F2 1 数据分配器电路图 13.5 加 法 器 两个二进制数相加，称为“半加”，实 现半加操作的电路叫做半加器。 S=AB+AB=A+B C=AB 真值表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 1.半加器 =1 A B S C S=AB+AB=A+B C=AB 半加器逻辑图 ? CO S C A B 半加器逻辑符号 2.全加器 输入信号：加数 被加数 从低位来的进位 输出信号：本位的和 向高位的进位数 真值表 逻辑表达式 F=真值为1各行的乘积项的逻辑和 Σ Σ ?1 CO CO 逻辑符号 Σ 例：求两个四位二进制数的和： 全加器逻辑图为： Σ Σ Σ Σ 0 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 例：试用74LS248构成一个四位二进制数相加的电路 S0 S1 S2 C3 A2 B2 A1 B1 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 S3 A0 B0 A3 B3 74LS183是加法器集成电路组件，含有两个独立的全加器。 全加器、编码器、译码器、数据选择器等——常用数字集成组合逻辑电路 13.6 编 码 器 编码：用数字或符号来表示某一对象或信号的过程。 n位二进制代码可以表示2n个信号 自然二进制码：按权值计算所对应十进制数的二进制的代码 8421编码：将十进制的十个数0、1、2…9编成4位二进制的8421代码 编码器 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? +5V R?10 Y3 0 1 2 3 4 5 6 7 8 9 0 1 1 1 Y2 Y1 Y0 8421码编码表 13.6 编 码 器 数字集成优先编码器74LS147 I1?I9： 信号输入端 低电平有效 Y0~Y3： 信号输出端 以反码形式 输出 译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。 13.7 译码器和数字显示 1. 变量译码器 若输入变量的数目为n，则输出端的数目N=2n 例如：2线—4线译码器、 3线—8线译码器、 4线—16线译码器等。 现以3线—8线译码器74LS138为例说明 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地 74LS138 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS138管脚图 A2 ? A0是译码器输入端； Y0 ? Y7是译码器输出端， 且低电平有效； SC SB SA为三个使能输入端，只有当它们分别为0、0、1，译码器才正常译码； 否则不论A2 ? A0为何值，Y0 ? Y7都输出高电平。 Y0 = A2A1A0 Y1 A2A1A0 = Y2 = A2A1A0 Y7 = A2A1A0 …… 1 A0 A2 A2 A2 A1 1 1 A1 A1 A0 A0 …... 当SA=1、SB= SC =0时，才正常译码。