现代半导体器件第4节.pptVIP

4 功率器件 高珊 4.1引言 功率器件的发展： 1.功率处理能力 2.开关速度 3.系统尺寸的缩小 4.价格降低 双极晶体管：控制电路需要分立元件 MOSFET: 优点：控制电路可集成，尺寸小，开关速度高 缺点：高压应用时功率损耗大 IGBT:利用MOS栅实现高输入阻抗，利用双极结构电流导通模式实现低开态压降 MOS栅控晶闸管：低开态压降 碳化硅基功率器件：开态电阻小，击穿电压高，适用于高温环境 4.2 功率整流管 肖特基势垒整流管具有低开态压降和高开关速度 新型肖特基势垒整流管（JBS和TMBS） p-i-n型整流管：反向恢复性能较差 4.2.1 肖特基势垒整流管 结构 主要参数： 开态压降与器件参数的关系 开态特性 肖特基势垒降低因素 考虑镜像力的作用，反向漏电流受到势垒降低效应的影响。 大电场引起的雪崩倍增效应 肖特基功率整流管正向压降和反向漏电流之间的折中 功率损耗 正向导通时的功耗和反向阻断时的功耗 4.2.2 结－势垒－控制型肖特基整流管（JBS） 结构：pn结集成在漂移区 要求：pn结耗尽层在零偏时没有穿通 作用： 1正偏时存在导电通道 2反偏时势垒层 屏蔽外加电压对肖特 基势垒的影响 电学特性分析：与肖特基整流管相同的方法 说明： 一旦沟道势垒形成肖特基势垒电场保持常量 采用在顶部表面刻蚀深槽侧墙上形成pn结的方法可以进一步抑制势垒高度降低效应 尽可能缩小结扩散窗口宽度s，降低开态态压降。 最大工作温度提高，总功耗减小2倍 4.2.3 沟槽-MOS-势垒控制肖特基增流管（TMBS） 结构：具有深沟槽区的肖特基势垒整流 管，在深沟槽的侧墙和底部表面是MOS结构。 机制：通过选择台面区的掺杂和宽度，在金属－半导体结下形成顶部肖特基和侧墙金属中的电荷耦合作用，引起电场在分布。 电场再分布 结构与电场分布 作用1：相同击穿电压，TMBS的掺杂浓度更高，开态串联电阻更小 作用2：削弱肖特基势垒降低现象 总结与肖特基整流管和JBS整流管相比，TMBS整流管开态电压降和反向漏电流的折中曲线更加优化。 4.2.4 p-i-n整流管 结构与特点 p-i-n整流管工作机制 开态情形：大注入和电中性条件 稳态条件下：电流由阳/阴极和n基区的电子空穴复合说明 n型漂移区的复合电流 结论：漂移区电压下降与电流密度无关 实际自由载流子分布 结论： 悬链式载流子分布 空穴和电子浓度在p+n结和nn+结处最高 最小值由于电子和空穴迁移率不同而向阴极偏移 整流管上的电压降 p-i-n整流管的性能限制：开态向官态转换过程中的功率损耗 反向恢复 反向瞬态电流：大功率损耗和二次击穿失效 4.2.5 p-i-n/肖特基混合型（MPS）整流管 结构：与JBS类似 功能： 在不增加开态压降的条 件下，减小开关损耗 工作原理： 开态时，pn结正向偏置 向漂移区中注入空穴， 减小漂移区电阻 MPS与p-i-n，肖特基整流管性能比较 MPS整流管在低偏压下类似肖特基整流管，但其肖特基区面积仅为肖特基整流管一半。 MPS整流管在较高偏压（0.6－0.9V）时，p-i-n结构开始起作用，MPS整流管性能优于p-i-n整流管，但它们的开态压降差异不大。 MPS整流管在高偏压（0.9V）时，高电流密度的浪涌条件。 存储电荷模型 4.2.6 静态屏蔽二极管（SSD） 结构：包含两个不同注入效率的p型区组成 功能：在p-i-n整流管和MPS整流管之间进行调制 4.3功率MOSFET 三种分立式垂直沟道型功率MOS VMOSFET,DMOSFET,UMOSFET 栅源短接，漏端正偏置——关态 耗尽层宽度和掺杂浓度由雪崩击穿条件限制。 漂移区低掺杂和大宽度是保证器件的阻断电压能力。 栅源正偏置———开态 反型层沟道的形成 开态电阻 开态和关态之间的转换 开关时间由栅极移走电荷的速率决定 功率MOSFET的输出特性 功率MOSFET的重要参数：跨导 4.3.1正向阻断能力 击穿电压不能采用平行平面结分析 寄生的n+-p-n晶体管 p基区的掺杂分布峰值 阈值电压 沟道长度： p基区和n+发射区扩栅长度之差决定 防止穿通 边缘击穿与单元结构内部击穿 4.3.2 开态特性 开态电阻： n+发射区电阻，衬底电阻，沟道电阻，积累电阻，表面部分的漂移区电阻，漂移区主体电阻 阈值电压：阈值电压值既不能太大，也不能太小。 沟道电阻：由反型层中可动电子和电子表面迁移率决定 DMOSFET的开态特征电阻 功率MOSFET的开态特征电阻仅由漂移区决定 理想的开