数字逻辑 精品课.ppt

第 12 讲 课时授课计划 课 程 内 容 第 13 讲 课时授课计划 课 程 内 容 第 14 讲 课时授课计划 课 程 内 容 第15 、16 讲 课时授课计划 课 程 内 容 第 17 讲 课时授课计划 课 程 内 容 第 18 讲 课时授课计划 课 程 内 容 第 19 讲 课时授课计划 课 程 内 容 第 20 讲 课时授课计划 课 程 内 容 PLD的发展 ?? PLD（可编程逻辑器件）是70年代开始发展起来的一种新型大规模集成电路。一片PLD所容纳的逻辑门可达数百、数千甚至更多，其逻辑功能可由用户编程指定。 PLD特别适宜于构造小批量生产的系统，或在系统开发研制过程中使用。 70年代初期出现可编程只读存储器(PROM) 70年代中期出现可编程逻辑阵列(PLA)， 70年代末期出现可编程阵列逻辑(PAL)。 80年代中期出现通用阵列逻辑(GAL) . 90年代出现在系统编程(ISP)器件。 PLD的发展和应用，不仅简化了数字系统设计过程、降低了系统的体积和成本、提高了系统的可靠性和保密性，而且使用户从被动地选用厂商提供的通用芯片发展到主动地投入到对芯片的设计和使用，从根本上改变了系统设计的方法，使各种逻辑功能的实现变得灵活、方便。 第 21 讲 课时授课计划 课 程 内 容 第 22 讲 课时授课计划 课 程 内 容 Verilog HDL实例（12位寄存器） // User-Defined Macrofunction module reg12 ( d, clk, q); input [11:0]d; input clk; output [11:0]q; reg [11:0]q; always @(posedge clk) q = d; endmodule AHDL简介 ALTERA公司发明的HDL 集成于Altera公司的EDA工具MaxPlusII 功能强大，可以和VHDL媲美 特别适合描述复杂的组合逻辑电路、状态机等等。 非常易学易用，学过高级语言的人可以在很短的时间内掌握AHDL。 它的缺点是移植性不好，通常只用于ALTERA自己的开发系统。 AHDL实例（地址译码器） ABEL简介 ABEL语言是一种早期的硬件描述语言，从早期可编程逻辑器件（PLD)的设计中发展而来。 在可编程逻辑器件的设计中，可方便准确的描述所设计的电路逻辑功能。它支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。由于其语言描述的独立性，因而适用于各种不同规模的可编程器的设计。如DOS版的ABEL3.0软件可对包括GAL期间进行全方位的逻辑描述和设计，而在诸如Lattice的ispEXPERT,DATAIO的Synario,Vantis的Design-Direct,Xilinx的FOUNDATION和WEBPACK等EDA软件中，ABEL-HDL同样可用于较大规模的FPGA/CPLD器件功能设计。ABEL-HDL还能对所设计的逻辑系统进行功能仿真。ABEL-HDL的设计也能通过标准格式设计转换文件转换成其他设计环境，如VHDL.Verilog-HDL等。从长远来看，VHDL和VerilogHDL的运用会比ABEL-HDL多的多，ABEL-HDL只会在较小的范围内继续存在。 ABEL实例（1位全加器） 学习HDL的几点重要提示 1.了解HDL的可综合性问题 HDL有两种用途：系统仿真和硬件实现。 如果程序只用于仿真，那么几 乎所有的语法和编程方法都可以使用。 但如果我们的程序是用于硬件 实现（例如：用于FPGA设计），那么我们就必须保证程序“可综合” （程序的功能可以用硬件电路实现）。 2. 用硬件电路设计思想来编写HDL 要充分理解HDL语句和硬件电路的关系。,而不能用纯软件的设计思路来 编写硬件描述语言。 3.语法掌握贵在精，不在多 30%的基本HDL语句就可以完成95%以上的电路设计，建议多用心钻研 常用语句，理解这些语句的硬件含义，这比多掌握几个新语法要有用的 多。 HDL与原理图输入法的关系 ? HDL和传统的原理图输入方法的关系就好比是高级语言和汇编语言的关系。HDL的可移植性好，使用方便，但效率不如原理图；原理图输入的可控性好，效率高，比较直观，但设计大规模CPLD/FPGA时显得很烦琐，移植性差。在真正的PLD/FPGA设计中，通常建议采用原理图和HDL结合的方法来设计，适合用原理图的地方就用原理图，适合用HDL的地方就用HDL，并没有强制的规定。在最短的时间内，用自己最熟悉的工具设计出高效，稳定，符合设计要求的电路才是我们的最终目的。 ? HDL开发流程 用VH