基于FPGA和ARM图像处理系统.docVIP

基于FPGA和ARM图像处理系统 　　摘要：本文设计了一种基于FPGA和ARM的图像处理系统，实现图像的快速采集与处理。系统中ARM处理器作为系统控制器，并完成应用层的交互。FPGA完成COMS传感器的初始化、控制以及数据的处理， 其中数据处理模块采用采图像分成两个子图的方式进行处理，并实现了中值滤波。 　　关键词： FPGA；ARM；并行处理 　　中图分类号：TP311.52 文献标识码：A 文章编号：1007—9599 （2012） 14—0000—02 　　一、前言 　　随着数字图像技术的发展，嵌入式图像处理系统[1]被广泛应用于军事、交通、安全的等领域。人们对数字图像处理系统的需求趋向于高分辨率，高实时性，高质量，小型化。但因为嵌入式系统处理器受功耗，成本，体积方面的限制，图像处理的速度的问题成为设计中很难突破的瓶颈。 　　本文提出一种基于ARMARM（Advanced RISC Machines，高级精简指令处理器）和FPGA（Fidd Programmable Gate Array，现场可编程门阵列）[2]的图像处理系统，其利用FPGA高速、资源丰富的优点实现图像的高速采集与数据的并行处理。利用ARM的有操作系统支持与开发方便的优点实现了系统很好的应用层交互。虽然该系统架构可以通过集成有powerPC的FPGA或DSP加ARM来实现等同的功能，但成本却要高出很多。 　　二、系统的总体设计 　　系统总体设计框如图1所示。 　　COMS传感器采集图像并以VGA格式传输。A＼D模块将VGA格式的模拟信号转换成RGB信号，其由FPGA的采样模块作为控制器。FPGA中初始模块模拟SCCB时序对COMS传感器进行模式初始化。控制模块接收ARM的使能与复位信号。数据模块实现图像中值滤波的并行处理。ARM处理器运行Linux操作系统并将底层功能，封装成设备文件，提供应用接口。ARM模块中包含FLASH与RAM。FPGA模块通过双口RAM与ARM模块进行数据传输。 　　三、系统结构单元的设计 　　（一） COMS传感器单元 　　系统采用OV7670摄像头作为图像传感器，有640*480和320*240两种分辨率，支持SXVGA，VGA，QVGA，QQVGA，CIF，QCIF，QQCIF多种图像格式，其上有SCCB接口和VGA接口。本系统采用VGA格式，系统运行后被初始化为帧速率为10fps，量化深度为10。 　　（二） FPGA单元 　　FPGA单元分为初始化模块、控制模块、数据处理模???、采样模块负责控制图像的采集、数据处理、以及与ARM之间的传输。基于系统的需求和低成本的目标，采用了Xilinx公司的XC3S250，属于Spartan3E系列。其有25万门容量，包含4个DCM（Digital Clock Manager，数字时钟管理模块），足以胜任COMS初始化，采样控制器，数据处理与传输的工作，而且单片价格不到30元。 　　FPGA单元中的初始化模块通过模拟SCCB时序，对COMS传感器进行初始化。因为传输中只有一个主机和一个从机，FPGA只模拟SIO_C和SIO_D两个信号的简单的读写时序。 　　采样模块模拟A/D转换控制器的状态机逻辑，配合AD0809芯片完成VGA数据到RGB数据的转换。相比于采用单片机作为控制器，用FPGA实现控制器具有更高的速度。相比于采用DSP作为控制器，FPGA具有低成本、高集成度的优势。 　　数据处理模块采用分割子图的方案，将图像数据分割成两个子图，并分别用两条图像处理运算单元对子图进行处理，结构上实现了处理的并行化。其中处理过程是通过用Verilog，HDL[3]语言描述中值滤波算法[4]，综合后硬件化的算法处理逻辑。 　　（三） ARM单元 　　ARM单元其主要为用户提供一应用层交互平台，可以根据用户的需求自由定制。本系统采用S3C2440的处理器，同时采用了一片FLASH和一片SDRAM，FLASH有32M，用于存放系统镜像，SDRAM有32M用作内存。ARM平台上运行Linux操作系统，并将下层对FPGA单元的控制与数据传输封装成设备驱动，以适应多种应用。 　　四、系统主要模块的工作原理与实现 　　（一） FPGA实现数据并行处理 　　FPGA数据处理模块采用分割子图的方案，将一幅图像分成两个子图，每个子图由一个运算处理单元来进行中值滤波处理。实现了结构上的并行化，相当于双核处理。因为大多数图像算法在对图像处理时，对靠近边缘的像素的处理效果都不是很好。在划分子图时又增加边缘像素，位于分割线的两旁的像素的处理效果肯定会受到影响。为了使分割处理的效果等效于未分割处理。系统采用冗余分割的方法划分子图[5]，如图2所示。 　　图2 子图的冗余分割 　　数据处理模块将图像分成两部分时，使两个