微传感器技术214课件5加速度.ppt

2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2.版图设计对电路性能的影响 版图设计的可靠性 (1)元件尺寸 小尺寸器件边缘的不规则性会引起器件的偏差，增加尺寸可增加两个匹配元件之间的匹配百分比，但尺寸太大时，会增加某些寄生效应，如寄生电容等。 (2)方向 横向工艺的不同(扩散梯度、温度梯度、掩模对准偏差等)会引起器件的不匹配。当元件靠得很近且方向一致时，可减小由于横向工艺误差造成的不匹配。最佳的匹配元件应该形状完全相同、尺寸相同、紧挨且方向一致。 2007 (3)金属布线　大量的失效分析表明，金属化层通过针孔和衬底短路、铝膜布线开路造成的失效不可忽略，所以在设计布线时要采取预防措施。例如尽量减少铝条覆盖面积、采用最短铝条，并且要尽量将铝条布置在厚氧化层上以减少针孔短路的可能。为防止铝条电流密度大造成电迁移失效，要求设计时考虑铝条所能承受的电流大小，以选择合适的铝条宽度，如电源线和地线设计得要宽一些。 (4)版图设计中的热分布问题　据推测，集成电路的芯片温度每升高25摄氏度失效率约增加一倍，所以要尽量降低芯片温度。为防止结温过高，功率较大的管子(一般用于输出级)要设计得足够大。在整个芯片上发热元件的布局要均匀，不使热量过分集中于一处。 2007 (5)版图中的寄生参数　设计时尽量减小寄生参数，比如将金属线布在厚氧化层上，以减小寄生电容；在满足电流性能要求的前提下，尽量减小器件尺寸，节约芯片面积，同时也减弱了寄生现象对电路的影响。 (6)加强工艺监控 版图设计时专门设计一组微电子测试图形以利工艺监控，及时淘汰不合格产品，调整参数至最佳值。在本设计中，将用到的所有类型的器件都作了测试图形，并令其排布在版图中的空隙处，同一类型器件的测试图形尽可能分布在芯片四周。 2007 模拟电路的版图技术 在主流CMOS工艺中必须采用各种设计规则的目的，是在适当的提高电路设计质量的同时提高成品率。另一方面，对于模拟系统，则要采用许多版图方面的预防措施，以便将诸如串扰、噪声、失配等效应减到最小。 叉指晶体管 为了减小S/D结面积和栅电阻，沟道宽度大的晶体管常采用“折叠”的形式。对于沟道非常大的管子，如果采用图a)所示的简单结构还没用得到要求，就要采用图b)所示的“叉指”结构。根据经验，每一个指状晶体管的选择要保证该晶体管的栅电阻小于其跨导的倒数。 2007 图 a) 简单的MOS晶体管折叠结构 b) 使用叉指结构 2007 对称性 全差动电路的不对称会产生输入失调电压，因而限制了可检测的最小信号电平。尽管一些失配不可避免，但如果不充分注意版图中的对称性，就可以产生大的失调电压。对称性的设计还可以抑制共模噪声和偶次非线性效应。我们所关心的器件及周围环境都必须进行对称性设计。 2007 然而，这种布局布线要求比较高，对于一些对称性要求不是特别高的电路，我们可以通过一维交叉耦合的方式得到抑制。如图所示，这里M1和M2可以由相邻的也可以由间隔的相连而成。经过证明图上面的结构比下面的产生的误差要小。 图 一维交叉耦合 2007 静电保护 在进行压焊点设计时，输入输出以及电源地需要相应的保护电路防止过热、过流以及击穿。尤其在输入端接到MOS管的栅极时，更需要保护。如为了提高跨导，栅氧化层厚度很薄，栅氧化层的击穿电压为二十几伏，甚至还要低。MOS管的输入电阻接近于无穷大，而栅电容却很小，所以输入端子的静电的静电感应(例如摩擦产生的静电)可在栅上产生很高的电压。当输入端的静电感应电压大于栅氧化层击穿电压时，栅氧化层将被击穿，造成电路永久性损坏。为了防止上述现象的发生，在MOS的输入端要加防静电击穿ESD的保护电路。 2007 图 二极管保护等效电路 2007 在我们设计的电路中，都采用这种结构的保护电路。另外需要说明的是，用作电源保护时二极管D1不起作用，因而也可以简化为如下形式(如图所示)。 图 VDD保护等效电路 2007 2.11 整体版图的设计 由于我们电路设计和测试的一些要求，所以在作每一个电路模块的版图设计时都本着尽可能提高的电路性能的思想，仔细设计每一个器件的尺寸、形状及位置等有关因素。待各个电路模块按要求设计完毕后，进行总体的布局布线。 必须要作DRC和LVS，DRC保证了版图设计不违反工艺规则，LVS保证了版图与电路图的一致性，也即保证了版图的正确性。