第3章 VHDL语言基础1.pptVIP

第3章 VHDL基础 VHDL硬件描述语言具有以下主要优点: ① VHDL具有强大的功能, 覆盖面广, 描述能力强,可以在三个层次上进行电路描述，其层次由高到低依次可分为行为级、RTL级和门电路级。 ? ② VHDL有良好的可读性。 它可以被计算机接受, 也容易被读者理解。 3.1.1 组合电路描述 用VHDL语言描述一个2选1数据选择器： 1．实体语句 实体说明单元的常用语句结构如下： ENTITY 实体名 IS [PORT(端口表)；] END [ENTITY]实体名； 4. 结构体(ARCHITECTURE) 结构体－－用于描述设计实体的内部结构和功能。结构体不能单独存在，它必须有一个界面说明，即一个实体。一个完整的结构体由两个基本层次组成： 结构体定义－－对数据类型、常数、信号、子程序和元件等元素的说明部分。 功能描述－－描述对应实体的逻辑功能。 1. IEEE预定义标准逻辑位与矢量 在IEEE库的程序包STD_LOGIC_1164中，定义了两个非常重要的数据类型，即标准逻辑位STD_LOGIC 和标准逻辑矢量STD_LOGIC_VECTOR。 1) 标准逻辑位STD_LOGIC数据类型 它有9种取值： U，X，‘0’，1，Z，W，L，H，- 各值的含义是： ‘U’--未初始化的，‘X’—不定，‘0’--0，‘1’--1，‘Z’--高阻态，‘W’--弱不定，L--弱0，H--弱1， ---忽略。 2) 标准逻辑矢量(STD_LOGIC_VECTOR)数据类型 在程序中使用这二个数据类型前，需加入下面的语句： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； STD_LOGIC_1164 STD_LOGIC_ARITH STD_LOGIC_UNSIGNED STD_LOGIC_SIGNED 使用定义了取值为9个的标准逻辑型数据 的程序包 第3章 VHDL编程基础 3.1 VHDL基本语法 VHDL－－－英文全名是Very-High-Speed Integrated Circuit Hardware Description Language。 ③　VHDL有良好的可移植性。 作为一种已被IEEE承认的工业标准, VHDL事实上已成为国际通用的硬件描述语言, 可以在不同的设计环境和系统平台中使用。 ④ VHDL的硬件描述与工艺技术无关, 不会因工艺变化而使描述过时。 ⑤ VHDL可以描述复杂的电路系统, 支持对大规模设计进行分解, 由多人、 多项目组来共同承担和完成一个任务。 a y b s OR2 AND2 AND2 NOT Y a s b ［例 3.1］ 2选1数据选择器 ENTITY mux21a IS --实体开始，entity为关键词，mux21a为实体名； PORT ( a, b: IN bit; s: IN bit; y: OUT bit ); END [ENTITY] mux21a; --实体结束 ARCHITECTURE one OF mux21a IS --结构体开始， --one 结构体名； BEGIN y = a when s=‘0’else b; END [ARCHITECTURE ]one; --结构体结束 为了便于程序的阅读和调试，本书对VHDL程序设计特作如下约定： (1) 语句结构描述中方括号“[ ]”内的内容为可选内容。 (2) 程序文字的大小写是不加区分的。 (3) 程序中的注释前使用双横线“--”标注。 其中实体和结构体是构成VHDL设计文件的基本组成部分。二者相配合就可以组成基本的VHDL设计文件。