电子信息报告.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子信息报告

EDA原理与应用课程设计报告书 学  院:   机电工程学院   专  业:   电子信息工程      班  级:   电信N081         学  号:    200845679105    姓  名:    蒋思婷         指导教师:    王庆泉         教 务 处 制   2011 年 7 月 12 日 一、设计题目:电子密码锁 二、设计目的 1、 研究密码锁控制电路设计。 2、 学习产生脉冲、变换电路的应用及设计方法以及主要技术指标的测试方法。 三、设计要求及主要技术指标 设计要求:设计并仿真,在脉冲作用下,当输入正确代码时,输出开锁信号来推动程序顺利执行,当锁解开后,红灯亮,蜂鸣器鸣叫,当密码错误时,显示绿灯亮。 3、主要技术指标 (1)开锁信号 out_fm; (3)设计完成后能成功下载到实验箱。 一、方案论证与比较 1.1 方案提出 方案一:分五个模块来写,分别是分频模块、密码设定模块、输入密码模块、密码对比模块,显示输出模块。 方案二:采用PROCESS进程写,将上面的模块融入到两个PROCESS进程中。 1.2设计方案的论证和选择 采用方案一的话写起来很简单,但是管脚分配和信号的对应比较麻烦,彩用方案二的话写起来简单管脚分配也方便,使用的中间信号也少,综合起来采用方案二比较好。 二、系统的功能及设计框图 2.1 系统的全部功能、要求及技术指标。 功能:密码可以任意设定为八位二进制,采用的是32M,进行25分频的时钟,输入密码必须也与时钟上升沿同步才能保证密码的正确性,提高了密码的安全度。当输入密码正确时,红灯亮表示解锁;当输入错误时绿灯亮表示输入密码错误。 2.2确定设计框图(系统包含的单元电路及结构)和总体设计方案 源程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity rtl_mima is Port ( clk: in std_logic; mima0,mima1,mima2,mima3:in std_logic; - mima4,mima5,mima6,mima7:in std_logic; shu_ru_mima: in std_logic; out_fm : out std_logic; red : out std_logic; green : out std_logic; din: in std_logic; reset : in std_logic); end rtl_mima; architecture Behave of rtl_mima is attribute buffer_type : string; attribute buffer_type of din : signal is ibuf; signal cout:std_logic_vector(24 downto 0); signal code_in:std_logic_vector(7 downto 0); signal shu_ru:std_logic_vector(7 downto 0); signal clk1:std_logic; signal den:std_logic; signal ro:std_logic_vector(3 downto 0); signal mima:std_logic_vector(7 downto 0); Begin fenpin:process(clk,cout) begin if ( cout=1111111111111111111111111)then cout=(others=0); elsif (clkevent and clk=1) then cout=cout+1; end if; end process; clk1=cout(24); proc

文档评论(0)

xy88118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档