卷积编码及Viterbi解码FPGA实现及应用.docVIP

卷积编码及Viterbi解码FPGA实现及应用 　　摘 要： 卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是最常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。 　　关键字： 卷积码； Viterbi译码； 误码率； FPGA 　　中图分类号： TN919.3?34 文献标识码： A 文章编号： 1004?373X（2013）23?0030?03 　　Implementation and appliancation of convolutional encoding 　　and Viterbi decoding algorithm with FPGA 　　HE Jin?hua， YANG Jin?gong 　　（Shaanxi Lingyun Electronics Group Co.， Ltd.， Baoji 721006， China） 　　Abstract： Convolutional code has been widely used in modern wireless communication. Viterbi decoding is a common algorithm for convolutional code. The principle of convolutional encoding and Viterbi serial decoding are presented， along with the FPGA implementation. The application of coder and decoder by frame type in real system is discussed in the condition of good performance. 　　Keywords： convolutional code； viterbi decode； bit error rate； FPGA 　　在现代通信系统中，信道编码技术得到了广泛的应用。卷积码结构简单，硬件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而其解码方式常用Viterbi译码。 　　1 卷积编码 　　卷积码（Convolutional Coding）是由PgElias于20世纪50年代提出的一种非分组码。它实现非常简单，将要发送的信息序列经过一个特定的线性移位寄存器，即完成了编码。 　　卷积编码常用[（n，k，m）]表示，一般[n]和[k]的值都比较小，其中[m]为编码约束长度，它表示编码时相应的信息比特在编码器中停留的时间。卷积编码是一种前后相关联的编码过程，编码后的码元和当前的[k]个比特位相关，同时也与前[m-1]个输入比特相关，使得相互关联的码元达到[m×n]个。衡量卷积码性能的两个重要参数是码率[kn]和约束长度。 　　2 卷积码的描述方法 　　卷积码的编码描述方法有很多，工程中最常用的是寄存器网络结构法、码多项式法和状态图形表示法。 　　如本系统中使用的（2，1，7）卷积编码，它的寄存器网络结构法表示如图1所示。 　　图1 （2，1，7）卷积码编码框图 　　离???卷积法表示如下： 　　设输入信息序列为：[μ=][（μ0，μ1，μ2，…）]则对应的输出为：[C1=（C10，C11，C12，…），C2=（C20，C21，C22，…）。] 　　其编码方程为： 　　[C1=μ*g1C2=μ*g2C=（C1，C2）] 　　其中卷积运算用*表示， [g1，g2]为脉冲冲激响应。则如图1中可以表示为： 　　[g1]=（1 1 1 1 0 0 1），[g2]=（1 0 1 1 0 1 1）；当[μ]=（1 1 0 1 1 0 0 0 0 0）时，则有： 　　[C1=μ*g1=（1101100）*（1111001）C2=μ*g2=（1101100）*（1011011）C=（C1，C2）] 　　多项式表示如下： 　　[g1]=（1 1 1 1 0 0 1）=[1+x+x2+x3+x6] 　　[g2]=（1 0 1 1 0 1 1）=[1+x2+x3+x5+x6] 　　[μ]=（1 1 0 1 1 0 0 0 0 0 0）=[1+x+x3+x4] 　　工程上用8进制表示编码方程为（171，133）。 　　3 卷积码的译码 　　由于卷积码自身没有严格的代数结构，其译码过程相对复杂。目前常用的方法有两类： 　　（1）代数解码。这种解码方式是利用编码本身的代数结构进行解码，但不考虑信道的统计特性； 　　（2）概率解码。这一解码方式则充