第2章1 arm7处理器结构.pptVIP

* 存储接口 nMREQ 当处理器请求存储器访问时为低。 SEQ 当下一个存储器周期的地址与上一次存储器的访问地址紧密相关时为高。新地址可以是相同的字/半字或下一个字/半字。 nMREQ SEQ 总线周期类型 0 0 非顺序周期 0 1 顺序周期 1 0 内部周期 1 1 协处理器寄存器 * 存储接口 nRW 当处理器正在执行读周期时为低。由APE，ALE，ABE控制。 MAS[1:0] 用于指示存储器在读和写周期要求的数据传送大小（字节、半字、字）。 MAS1 MAS0 数据 大小 MAS1 MAS0 数据 大小 0 0 字节 1 0 字 0 1 半字 1 1 保留 * 存储接口 BL[3:0] 信号为高时数据总线的值在MCLK的下降沿锁存，对于大多数设计，这些信号必须接高电平。 LOCK 当处理器正在执行锁存的存储器访问时为高电平，用于防止存储器允许其他器件访问存储器。 nTRANS 当处理在用户模式下工作时为低，由APE等控制。 ABORT 存储系统使用该信号通知处理器其所请求的访问是不被允许的。 34 * 协处理器接口 nOPC 当处理器正在从存储器取指令为低。由APE等控制。 nCPI 当处理协处理器指令时为低，然后处理器CPA和CPB线上等待协处理器响应。 CPA 若协处理器能执行处理器请求的操作，则CPA由协处理器置低。 CPB 当协处理器准备好开始处理器请求操作时，CPB由协处理器置低。 35 * 边界扫描 TCK 测试电路时钟信号。 TMS 扫描链的模式选择。 TDI 提供给扫描链的串行数据。 nTRST 边界扫描逻辑的复位信号。 TDO 来自扫描链的串行数据。 TAPSM[3:0] 反映TAP控制器的当前状态，在TCK上升沿时改变。 TAP controller state machine * 边界扫描 IR[3:0] 反映加载进TAP控制器指令寄存器的当前指令，在TCK下降沿改变。 SCREG[3:0] 反映TAP当前选择的扫描链的编号。 37 scan chain register TAP controller instruction register * 调试 DBGRQ 调试请求，为高时引起ARM在执行完当前指令后进入调试状态。 DBGACK 调试确认，当处理器在调试状态下时为高。 BREAKPT 断点信号，这个信号是输入到处理器内核的。通过置高有条件地请求处理器进入调试状态。 nEXEC 指示当前在执行的指令是否被执行。当指令在执行单元未被执行时为高。 * 调试 DBGEN 为低时禁止处理器的调试功能。 COMMRX 当通信通道接收缓冲器为满时为高，在MCLK上升沿后改变。 COMMTX 当通信通道发送缓冲器为满时为高，在MCLK上升沿后改变。 INSTRVALID 指示在流水线执行段的指令是有效的且已被执行。 * 回顾 1.ARM简介 2.ARM7TDMI特点 3.ARM7TDMI的模块和内部框图 * 前身为 Acorn计算机公司 另外也提供基于ARM架构的开发设计技术 软件工具, 评估板, 调试工具,应用软件, 总线架构, 外围设备单元，等等 * JTAG内部有一个状态机,称为TAP控制器。 * * 上次课的内容 1 3 2 4 嵌入式系统简介 嵌入式处理器 嵌入式操作系统 嵌入式系统的典型应用 5 嵌入式系统的基本设计过程 * 第2章 ARM7体系结构 2.1 ARM微处理器结构 2.2 处理器状态和模式 2.3 存储器组织 2.4 异常 2.5 ARM寻址方式 3 * 第2章 ARM7体系结构 2.1 ARM微处理器结构 1.ARM简介 2.ARM7TDMI特点 3.ARM7TDMI的模块和内部框图 4 * 2.1.1 ARM简介 ARM公司简介 ARM是Advanced RISC Machines的缩写，它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC （精简指令集）处理器。 公司的特点是只设计芯片，而不生产。它将技术授权给世界上许多著名的半导体、软件和OEM厂商，并提供服务。 Original Equipment Manufacture * 2.1.1 ARM简介 各ARM体系结构版本 ARM体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。为了清楚的表达每个ARM应用实例所使用的指令集，ARM公司定义了7种主要的ARM指令集体系结构版本，以版本号V1～V7表示。 * 2.1.1 ARM简介 ARM处理器核简介 ARM公司开发了很多系列的ARM处理器核，目前最新的系列已经是ARM11了，而ARM6核以及更早的系列已经很罕见了。目前应用比较广