防静电陶瓷砖制备与性能研究.docVIP

防静电陶瓷砖制备与性能研究 　　摘 要：本文以仿古砖净白料（一种制备仿古砖用的陶瓷配合料，下简称净白料）、AZO粉体（ZnO导电粉，下同）为原料，采用独创的包裹技术制备了体电阻值达107Ω的浅色防静电陶瓷砖。同时，探讨了不同的包裹工艺参数对防静电陶瓷砖性能的影响，并利用吸水率测定仪、数显式抗折仪、无釉砖耐磨试验仪，以及绝缘电阻测试仪表征样品的吸水率、抗折强度、耐磨度和导电性能。结果表明：在1170 ℃烧结温度下，采用包裹技术获得了性能优良的防静电陶瓷砖，样品吸水率为0.05 %、抗折强度达44.10 MPa、耐磨度为205.00 mm3、表面电阻为5.90×107Ω、体积电阻为3.10×107Ω。因此，采用包裹技术能够制备出性能达到国家标准的防静电陶瓷砖。 　　关键词：防静电陶瓷；AZO导电粉；包裹工艺；表面电阻；体积电阻 　　1 前言 　　防静电陶瓷砖是一种新型的防静电产品。以往的防静电产品，如：环氧和三聚氰胺、PVC防静电涂料、地板、防静电橡胶板等高分子材料，其具有易老化、不耐磨、易污染、耐久性和防火欠佳等缺点。而防静电陶瓷砖正好克服了上述的缺点。同时，又兼具了陶瓷墙地砖耐磨、抗污能力强、装饰效果较好的优点，是防静电PVC、水磨石、花岗岩等材料的优良替代品。现有的防静电陶瓷主要是通过掺和法制备的，即通过在基体中掺入一定量的导电填料，再通过煅烧而形成复合导电材料[1-2]。 　　目前，对防静电陶瓷砖的研究主要集中在釉面导电瓷砖和通体导电瓷砖两方面。Nakarnura[3]等提出了ATO（Sb掺杂SnO2，下同）在玻璃体中的导电模型，将ATO加入到陶瓷的釉中，釉层烧成后形成富含半导体成分的熔体层，熔体层相互接触，形成了良好的导电网络，从而使釉面电阻下降，达到防静电的要求。华南理工大学的颜东亮[4-6]分别将ATO包覆氧化硅和ATO包覆硅酸锆导电粉加入到陶瓷透明釉中，制备出了浅色防静电陶瓷砖。华南理工大学的汪永清[7]以ATO半导体为导电填料，选取透明釉、钡无光釉、锆乳浊釉为基釉进行了防静电陶瓷的研制，探讨了釉中晶相对防静电陶瓷电性能的影响。此类釉面防静电砖虽然都达到了一定防静电要求，但由于只是釉面层导电，在工程实际铺贴时存??施工难度大，工程整体防静电性能不稳定等问题。佛山市中国科学院上海硅酸盐研究所陶瓷研发中心蔡晓峰[8]和广东东鹏陶瓷股份有限公司的范玉容[9]将所制得的导电AZO粉料按一定比例与陶瓷抛光砖坯料相混合，煅烧后得到通体导电陶瓷砖。此方法的缺点是坯体成形困难，压制出来的坯体强度低，且生产成本较高。因此，如何改进传统制备技术，寻找一种简便、廉价工艺将导电填料均匀引入坯体中，是实现防静电陶瓷砖批量化生产的关键。 　　本文将AZO导电粉制备成浆料；然后将其雾化后包裹在净白料的表面上，进而将包覆有导电粉的净白料压制成形；最后煅烧得到通体导电陶瓷砖。采用该工艺制备出了导电性能优良、生产成本较低的防静电陶瓷砖。目前，通过包裹技术来制备防静电陶瓷砖的研究还未见报道。 　　2 实验内容 　　2.1 样品制备 　　以仿古砖净白料（佛山某公司生产）为核，壳物质的AZO导电粉以浆料的形式雾化沉积在核颗粒表面而获得包裹有AZO导电粉的仿古砖净白料。此净白料经压制成形、干燥后置于电炉中烧成，得到防静电陶瓷砖。包裹过程示意图如图1所示，其具体制备过程如下： 　　（1） 取仿古砖净白料，过80目筛，取20～80目粒径的粉料，并控制粉料的含水率为3%； 　　（2） 在AZO导电粉中加入0.3%坯用甲基、0.3%减水剂、一定量的水，要求控制浆料的含水率为40 %，慢速球磨30 min后，得到AZO导电粉浆料； 　　（3） 将步骤（2）中得到的AZO导电粉浆料雾化后均匀包裹于步骤（1）得到的仿古砖净白料上，其中，导电粉加入量占所有干料量7.5wt%（以下无特殊说明，导电粉的添加量均为7.5wt%），包裹完成之后将粉料含水率调整为6%； 　　（4） 将包裹有导电粉的净白料干压成120mm×80mm×6mm的试样，干燥后，在1170℃条件下煅烧，保温30 min，得到防静电陶瓷砖。 　　2.2 样品的表征 　　根据阿基米德原理，采用静力称重法测定样品的吸水率（Wa，%）；采用佛山市华洋设备有限公司制型号为HYK-10000A的数显式抗折仪测试样品的抗折强度，样品的尺寸为120mm×80mm、测试跨距为100mm、加载速度为0.5 mm/min；采用无釉砖耐磨试验仪（LM-Ⅱ型，湘缆集团湘潭仪器仪表厂）对样品耐磨度进行表征；通过数字式绝缘电阻表（PC27型，上海远中电子仪器厂）测定试样表面电阻和体电阻，测试条件为环境温度为25℃、湿度为35%。 　　3 结果与讨论 　　3.1 包覆工艺参数对陶瓷砖电性能的影响 　　3