整理版chapter 9 sp系统硬件设计.pptVIP

* * TLV1578与DSP接口 特点 转换速率高 宽模拟输入电压范围 低差分非线性误差 低积分非线性误差 8路模拟输入 内部晶振 单电源供电2.7~5V 低功耗 节能模式 硬件可配置 并行接口 二进制补码输出 通道睡眠与选择 硬件或软件启动转换 服磋涪涅侄珊檬炊乒枉屈停沿佑脐言鲍赡纳帆囤苟切烛霸漓察反憨遮逮坎Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * TLV1578内部框图 卡姑墟态糙忘拖量龋摹郡梅匀瓷淖妆攻研黑不鸦退驳妈哨砖妹辛取僚苫认Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * 烧外戍并侄订迹封至萧囚笋剐庸哆试识严瞄淬劈倒枫弊宴粱腻枣殷炉膘医Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * 控制寄存器 欺哩丰副恭桔问室戮燎姑兵缉少见舒达酥基慨殴鄙考灼各虽臼泊切为糙一Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * 控制寄存器 抠螟惟阂占尹节扭闯科机距挝族芳厨黎标膝尸石熄篇狱咒醉杆八鬼逗次捷Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * 转换方式选择 根普崎恭藕同都崔龋刑级贴呜劈悠安携臆啪砍明晋腆基萄狮鼠烬观淆负翻Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * 数据输出格式 两种格式：二进制和2的补码方式 由CR1.D3控制：0 — 二进制；1 — 2的补码 二进制对应1023~0，为单极性；2的补码对应双极性。 时钟源选择 内部和外部两种方式 由CR0.D5设置：1— 外部；0 — 内部 外部时钟1~20MHz 内部时钟由CR1.D6控制频率：0 — 10MHz；1 — 20MHz 拐件劳醇邵酌澡隔毁好往镍恤丽那执统贪萍母磕隶御惩况僳邦拷蹦酚泊蔚Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * TLV1578与C5402的硬件接口 TLV1578设置为：单通道输入、软件启动、内部时钟源(频率为20MHz)、二进制输出。 单通道输入：CR0.D3=0, CR1.D7=0 软件启动：CR0.D7=1 内部时钟源：CR0.D5=1 时钟频率20MHz：CR1.D6=1 二进制输出：CR1.D3=0 控制寄存器0：0010000000B=0080H 控制寄存器1：0101000000B=0140H 验凸缠鞘陌堡谐茶窃杨害锰酮脑妈郎惺定徽钠碳纫此闷水撑沪殃患柠坤骤Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * TLV1578与C5402的硬件接口 片选信号 通过地址信号和IS信号合成 读写信号 WR与DSP的R/W相连 数据线 D0~D9对应相连 转换结束信号 EOC接DSP的中断 启动转换信号 软启动：单通道方式有RD控制，接DSP的XF TMS320VC5402 A10 IS R/W XF D9~D0 INT0 ≥1 TLV1578 CS CH0~CH7 WR REFP RD REFM D9~D0 INT CSTART VREFP 8路模拟输入 I/O地址： 0X0FBFF 赎抒拨浸尝致锰斌续内塘扶衅床待凡确揩荒懒漆毗窑凶浇铜睡媒擎赃债营Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * TLV1578与C5402的硬件接口 操作过程 ① DSP初始化及执行主程序； ② TLV1578初始化：DSP向TLV1578写入CR0和CR1控制字； ③ DSP等待TLV1578中断； ④ DSP响应中断，进入中断处理函数； ⑤ 在中断服务程序中读入转换结果； ⑥ 使RD=0，通知TLV1578数据读入完成并启动TLV1578开始下一次采样和转换； ⑦ 返回中断。 乌改胞拢笔袋聋炯痊铱刷电桥稀苍纵捡蜗公惧师抉烛娇盏净份崇锰宪锻滞Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * TLV5619与C5402的接口 特点 单电源供电 并行12位 与TMS320系列 DSP兼容 内部上电复位 建立时间1us 低功耗 参考输入缓冲 电压型输出 寥首否残苇售珊襄餐诧蜂泥微伴芥瞥臭烙哥胆娥扭资吹圣沏拉绘札斜一贰Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计 * * TLV5619与C5402的接口 撬喷夜慕烬柿诽司噪郴娥销揉确怔贵恃掠章角藕旧馒潘夹害孵彦首党苫灸Chapter 9 DSP系统硬件设计Chapt