石磊计算机原理补充(逻辑顺序).ppt

4. J-K触发器和T触发器 J-K触发器功能表 J K Qn+1 说明 0 0 Q 不变 0 1 0 复位 1 0 1 置位 1 1 翻转 T触发器功能表 T Qn+1 说明 0 Q 不变 1 翻转 3.4.2 寄存器（Register） 一个触发器可以保存一位二进制信息 n个触发器能够构成一个寄存器 用于保存n位二进制信息 寄存器是存放信息的常用逻辑器件 用来暂时存放数据或指令代码 具有数据的接收、保存和传送功能 还可以实现数据的移位、串行并行转换等功能 寄存器是计算机的主要部件之一 1. 并行寄存器（数码寄存器） 能对n位数据同时输入、保存或输出 74LS273：上升沿触发、8位寄存器 74LS374：上升沿触发、8位三态输出寄存器 74LS373：高电平触发、8位三态输出寄存器 2. 移位寄存器（串行寄存器） 移位：将数据的各个二进制位向左或右移动一位 移位寄存器：实现移位操作，串行、并行数据转换等 将一位触发器的输出连接到下一位触发器的输入端，就可以构成移位寄存器 3.4.3 计数器（Counter） 计数器是一种记录输入脉冲个数的时序电路 当输入脉冲的频率一定时，又可作为定时器 还可用于分频、产生节拍及进行数字运算等 计数器用触发器构建 在输入脉冲作用下使一组触发器的状态逐个转换 不同的状态组合表示个数的增加或减少 计数器的种类很多 加法计数器、减法计数器、可逆计数器 二进制计数器、十进制计数器 3.5 可编程逻辑器件 全用户定制电路（Full-custom design IC）： 为满足各种具体应用而生产的专用集成电路ASIC （Application Specific Integrated Circuit） 非用户定制电路： 适合多种用途、常作为基本部件的通用集成电路 可编程逻辑器件PLD（Programmable Logic Device） 厂家生产的具有通用性的半成品集成电路芯片 需由用户根据要求进行编程实现特定功能 可称为半用户定制电路 也可以归类为ASIC的一个分支 3.5.1 PLD器件 包含上百、上千或上万个逻辑门 逻辑门之间的连接关系可变（由用户编程设计具体的逻辑功能） 新型PLD器件还支持重复编程 PLD器件是构建数字电路系统的理想器件 结构灵活、性能优越、设计简单 方便用户设计开发自己的专用集成电路 1. PLD的基本结构 主体：与门和或门构成的“与阵列”和“或阵列” 输入端设置有输入缓冲器电路，产生原变量和反变量 输出端可以直接输出、寄存输出，可以高电平、低电平或者三态输出，还可以反馈到输入端 在基本结构基础上，增加电路、完善功能，构成更方便的可编程器件 2. PLD的发展 可编程只读存储器PROM（Programmable ROM） 固定连接的与门阵列和可编程连接的或门阵列 主要作为存储器使用 可编程逻辑阵列PLA（Programmable Logic Array） “与阵列”和“或阵列”都可编程的 受引脚数目限制、规模不大，使用并不广泛 可编程阵列逻辑PAL（Programmable Array Logic） 或阵列固定、与阵列可编程 简化了制造工艺、速度提高、成本降低 通用阵列逻辑GAL（Generic Array Logic） 用户可定义每个输出的结构和功能 功能更强，使用更灵活，应用更广泛 复杂可编程逻辑器件CPLD（Complex PLD） 将类似于GAL的电路作为其一个基本单元 通过可编程开关实现基本单元之间的相互连接 基本单元 可编程的与阵列和或阵列构成组合逻辑 触发器实现时序逻辑 但寄存器资源相对较少 适合设计组合逻辑较多的电路 可编程开关 采用电擦除可编程只读存储器EEPROM技术 编程后能够保持不变 CPLD结构 现场可编程门阵列FPGA 有大量基本单元、且通过可编程开关互连 基本单元不同于CPLD 组合逻辑部分基于查找表LUT结构 寄存器资源相对丰富 适合设计时序逻辑较多的电路 可编程开关 把编程信息存储在静态随机访问存储器SRAM单元 必须在通电之后立即向SRAM加载编程信息 FPGA（Field Programmable Gate Array） FPGA结构 3.5.2 电子设计自动化EDA 现代电子设计方法和实现手段 以硬件描述语言HDL表达设计意图 采用EDA工具作为软件开发环境 基于GAL、CPLD、FPGA等器件 利用计算机辅助设计实现硬件设计软件化 EDA（Electronic Design Automation） PLD器件的广泛应用 完善的开发环境 集成电路设计规模的增大 1. 硬件描述语言HDL 可以对硬件进行描述的计算机语言 既具有一般高级程序设计语言的功能特性 又具有描述硬件电路的能力 IEEE国际标准 VHDL （Very hig