微型计算机原理及应用西南民族大学电信院 授课教师杜 诚联系.pptVIP

微型计算机原理及应用西南民族大学电信学院 授 课 教 师：杜 诚联系方式 Email：dcheng_76@ 在机器中，小数点的位置通常有两种约定： 一种规定小数点的位置固定不变，这时的机器数称为“定点数”。 另一种规定小数点的位置可以浮动，这时的机器数称为“浮点数”。 一、定点表示 由于定点位置不同，一般又分为两种情况。 对于纯小数，小数点约 定在符号位之后，称为 定点小数。 对于整数，小数点约定 在最低位的右边，称为 定点整数。 二、浮点表示 如果要处理的数既有整数部分，又有小数部分，可以采用浮点数，即小数点的位置不固定，称为浮点数。这时，引入了阶码。 Ｎ＝2Ｐ×S 1、总线接口单元 BIU（Bus Interface Unit） 功能：负责与 M、I/O 端口传送数据。 过程： 总线接口部件要从内存 取指令送到指令队列； CPU执行指令时，要配合执行部件从指定的内存单元 或者外设端口中取数据，将数据传送给执行部件； 或把执行部件的操作结果传送给指定的M或I/O口。 3、控制寄存器 控制寄存器：IP 、 PSW IP—Instruction Pointer指令指针寄存器 用来存储代码段中的偏移地址; 程序运行过程中IP始终指向下一次要取出的指令偏移地址。 IP要与CS寄存器相配合才能形成真正的物理地址。 PSW—（Processor States Word Program） 程序状态字寄存器， 16位寄存器。 由条件码标志FLAG、控制标志构成。 只用了其中9位, 6位条件码标志 , 3位控制标志。如下表示 系统总线与单总线结构相似，总线上的数据只能分 时进行传递，因而系统的工作速度受到一定的限制。 数据或信息代码是用电位的高低来表示的，在某一 时刻若有几个部件同时向总线发送数据，则总线上 的情况就成为不确定的了，这就是所谓的总线冲突， 此时电路可能被烧毁。 由于这个原因，在同一时刻只能允许一个部件向总线发送数据。 对于数据的接收就没有上述限制，可以允许是一个部件，也可以是两个或多个部件同时接收数据。 在工作过程中还常常遇到这种情况，即要求挂在总线上的某些部件在电气连接上与总线脱开，从而使这些部件对总线上其他部件的工作不产生影响，为了达到这一要求，可以在器件内部设置三态缓冲器。数据通过三态缓冲器再送人总线， 当三态缓冲器处于低阻状态(输出端为高电平或低电平状态)时，器件挂在总线上； 当三态缓冲器处于高阻状态(开路状态、浮空状态)时，器件与总线逻辑上脱开(物理上仍是连接在一起的)。 若部件只需向总线发送信息，可采用单向三态缓冲器； 若部件既需向总线发送数据，又需要从总线上接收数据，则可采用双向三态缓冲器。 因为数据在CPU与存储器或CPU与I／O接口之间的传送是双向的，因此数据总线为双向总线。 通常在CPU内部数据总线与外部数据总线之间都有数据总线缓冲器／锁存器，用来隔离CPU内部数据总线和外部数据总线。 输出时，内部数据总线内容被送到一个锁存器，再送至数据总线的输出缓冲器。 输入时，数据从外部数据总线传送到内部数据总线。 同样地址总线也是三态的，不过它是单向输出线， CPU内部有一个地址总线缓冲器，它用来连接内部地址总线与外部地址总线。 当有地址信号发送时，地址缓冲器与外部地址总线连接，当CPU不发送地址信号时，地址缓冲器与外部地址总线脱开。 采用总线结构可以减少信息传输线的数目，提高系统的可靠性，增加系统的灵活性，便于实现系统标准化。 2．1．4寄存器阵列 微处理器内部都有一个临时存放数据和地址的寄存器阵列。 微处理器内部各寄存器大致可分为： 存放待处理数据的寄存器， 存放地址码的寄存器， 存放控制信息的寄存器， 在数据传送过程中起缓冲作用的寄存器(缓冲器、锁存器和暂存器等)。 一、存放待处理数据的寄存器 这类寄存器主要包括累加器和通用寄存器等。 1．累加器(ACC) 一般CPU中至少要有一个累加器，数据运算加工处理大部分要使用累加器。 有些CPU设置了两个以上的累加器， 除了一个主累加器外，其他几个通用寄存器也可作累加器使用。 2．通用寄存器组 通用寄存器是在数据处理过程中可以被指定为各种不同用途的一组寄存器。 为了快速处理数据，在CPU内通常设置通用寄存器组，用来临时存放数据和地址。