集电课程设计实验指导书集成电路课程计指导书2013.docVIP

2013集成电路课程设计指导书 作者： 集成电路设计教研室 修订： 2013年7月 重 庆 大 学 通 信 工 程 学 院2013集成电路课程设计指导书 一、课程设计引言 集成电路课程设计主要包括模拟集成电路和数字集成电路两部分内容，课程设计主要利用“集成电路工艺”、“模拟集成电路设计”、“数字集成电路设计”课程中学习的设计方法进行专题设计，以便更好地掌握IC的设计方法及流程。 本课程设计主要实现8位数字模拟转换器（Digital-to-Analog Converter , DAC）的研究。随着数字科技技术的快速发展，对DAC电路提出了更高的要求，高速度、高精度、低功耗等，这些高要求确定了DAC的发展方向。要提高DAC的性能，首先要知道DAC有哪些性能指标，它们和哪些因素相关联。通过完成本课程设计，学生应该对DAC的性能指标有较为全面的了解，并掌握IC层次化设计方法的整个过程。 本次设计采用TSMC 0.18um CMOS 制造工艺，DAC设计中要求的所有原理图都必须通过Spetre仿真求出相关参数，DAC的版图设计必须通过DRC、LVS检验，以及对其进行参数提取后进行后端仿真，达到流片要求后提交代工厂所需GDSII文件。 实验总体要求及目的 基本要求： 1、学习和研究D/A转换器电路结构和工作原理； 2、学习CADENCE 全定制IC工具的开发流程和设计方法； 3、用CADENCE IC工具实现数模转换电路原理图设计及仿真； 4、用CADENCE IC工具实现版图设计及其相关验证； 提高要求： 1、用CADENCE IC工具对设计的版图进行参数分析。 2、采用CMOS结构替代了高阻值电阻。采用的CMOS结构是利用场效应管工作在线性区时的电阻特性，电阻值温度系数影响小，集成度高，节省面积；并且还可以通过控制场效应管的栅极电压控制导通电阻。 实验目的： 系统学习并掌握CADENCE IC设计工具的使用，掌握D/A转换电路的工作原理，掌握全定制IC层次化设计方法和流程，深刻理解D/A转换器的性能指标，以及如何通过修改设计参数改善这些指标，充分利用LTspice软件辅助本次课程设计，加快设计进度，提高设计指标。 三、实验环境 Cadence Virtuoso 5141 IC设计软件； TSMC 0.18um MOS工艺器件库； TSMC 0.18um工艺Assura版图设计规则文件（包括DRC,LVS和RCX）； LTspice IC原理图设计仿真软件。 四、DAC电路实现原理 DAC的功能就是把数字信号转变成模拟信号，通常这种转换是线性的（见图一）。假设DAC输入的数字量是n位二进制码D(=Dn-1Dn-2Dn-3……D0)，Dn-1为最高位(Most Significant Bit，MSB)，D0位为最低位(Least Significant Bit LSB)，则输出模拟量A和输入数字量D间的函数关系可用下式表示: (1-1) 式（1-1）中的k为数模转换比例系数，也即最小变化值、最低输出值。当模拟参考量为电压时，,当模拟参考量为电流时， 。其中是参考电压，为参考电流，Di 数字量表示D 的第i 位，其值为0或1 。2i 是第i 位的权值。数模转换的这种线性关系可通过图1的例子表示出来： 本次设计采用R-2R倒T型网络来实现上述转换关系，其电路原理图如图2所示： 图2 R-2R倒T型网络 由图2可知，A,B,C三点的等效电阻为2R，D点的等效电阻则为R，所以总电流为I=VREF/R, 各支路电流按图中标注分配。流向运放反相输入端节点的电流为： 因运放开环放大倍数较高，所以可近似认为，这样输出模拟电压vo为： 在设计电路时通常取RF=R，如此就实现了式（1-1）的转换关系。 R-2R倒T型电阻网络DAC有以下不足之处。倒T型电阻网络相当于传输线，图中的模拟开关S3-S0非理想开关，它自身具有一定的阻值和开关时间，因此从模拟开关到电阻网络建立稳定的输出，需要一定时间。而且位数越多，建立时间越长。因此，在位数较多时将直接影响DAC的转换速度。另外当有几位数码同时发生变化时，由于各级信号传输到输出端所需时间不同，因而在输出端可能产生瞬时尖峰。同学们可通过自己设计的电路观察到这些现象。 采用MOS工艺的电路其速度功耗积明显优于双极型电路，而且结构简单，占用芯片面积更小，这也是本课程设计采用CMOS工艺的主要原因。NMOS管相对于PMOS管有更高的电流驱动能力和高的跨导，性能更好，所以本设计采用NMOS场效应管作为倒T形R-2R电阻网络中各支路的电流模拟开关S3-S0。 除了本课程设计采用的R-2R倒T型电阻网络拓扑结构的DAC转换器之外，还有很多其他类型的电路拓扑结构也可实现数模转换，它们各有优缺点，完成本