第大学电子电路基础 第八章.ppt

主要内容： 8.1 基本逻辑门电路 8.2 TTL门电路 8.3 MOS逻辑门电路 8.4 集成逻辑门电路的应用 2．或门电路 8.1.2 三极管非门电路 8.2 TTL逻辑门电路 2．或非门 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 3、输出逻辑表达式 * * 第八章 逻辑门电路 8.1.1 二极管与门和或门电路 1．与门电路 8.1 基本逻辑门电路 8.1.3、DTL与非门电路 工作原理：（1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。 所以该电路满足与非逻辑关系，即： 8.2.1、TTL与非门的基本结构及工作原理 1．TTL与非门的基本结构 2．TTL与非门的逻辑关系 （1）输入全为高电平3.6V时。 T2、T3导通，VB1=0.7×3=2.1（V ）， 由于T3饱和导通，输出电压为：VO=VCES3≈0.3V 这时T2也饱和导通， 故有VC2=VE2+ VCE2=1V。 使T4和二极管D都截止。 实现了与非门的逻辑功能之一： 输入全为高电平时， 输出为低电平。 该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的电流较小，可以忽略，所以VB4≈VCC=5V ，使T4和D导通，则有： VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V） 实现了与非门的逻辑功能的另一方面： 输入有低电平时，输出为高电平。 综合上述两种情况， 该电路满足与非的 逻辑功能，即： （2）输入有低电平0.3V 时。 8.2.2、TTL与非门举例——7400 7400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。 8.2.3、 TTL门电路的其他类型 1．非门 3．三态输出门 8.3.1 CMOS非门 8.3 MOS逻辑门电路 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。 VA 0V TP TN UY VDD 真值表 A 0 1 Y 1 0 当UI ≥VDD/2 时, = U0L ? 0 当UI ≤VDD/2 时, = U0H ? VDD 表达式 Y=A U0 U0 其阈值电平VTH = VDD/2 VDD 截止 截止 导通 导通 0 VDD/2 VDD VDD/2 VDD 0 VI VO 2. 电压传输特性 CMOS门电路中的与或非门、异或门、同或门等 下面介绍CMOS与非门和或非门 8.3.2 其它类型的CMOS门电路 一、CMOS与非门（以二输入为例） 1、 组成 两TP管在上，并联； 两TN管在下，串联； 2、工作原理 只有当AB同为1、 使串联的TN管同时导通时 ，输出才为0， 其它情况输出为1。 A B 0 0 0 1 1 0 1 1 T3P T1P T2N T4N Y B A 功能特点： 1 1 1 0 通 通 通 通 通 通 通 通 止 止 止 止 止 止 止 止 T1 T3 +VDD Y T2 T4 A B Y=A?B Y=A?B