922低密度可编程逻辑器件-电子工程世界.PPT

2. 现场可编程逻辑阵列(FPLA) 1970年制成的PROM是最早出现的PLD。由前面分析可知，PROM由全译码的与阵列和可编程的或阵列组成，由于其阵列规模大，速度低，因而它的基本用途是用作存储器，如软件固化、显示查寻等。 FPLA是20 世纪 70 年代中期在PROM基础上发展起来的PLD，它的与阵列和或阵列均可编程。采用FPLA实现逻辑函数时只需要运用化简后的与或式，由与阵列产生与项，再由或阵列完成与项相或的运算后便得到输出函数。 【例9-2】试用FPLA实现例9-1要求的四位二进制码转换为格雷码的代码转换电路。 解: 根据表9-2所示的码组转换真值表，将多输出函数化简后得出最简输出表达式： 图9-25 例 9-2FPLA的阵列图 图 9-26 时序型FPLA结构图 【 例 9-3 】试用 FPLA和JK触发器实现模 4 可逆计数器。 当X=0 时进行加法计数；X=1时进行减法计数。  解： 由给定的功能可画出模 4 可逆计数器的状态图如图 9-27(a)所示。 根据状态图可求得时序电路的激励方程和输出方程为 图 9-27 例 9-3模 4 可逆计数器 (a) 状态图； (b) 阵列图 3. 可编程阵列逻辑(PAL) 1) PAL的输出结构 (1) 专用输出结构 这种结构的输出端只能输出信号，不能兼做输入，例如四个乘积项的或非门输出结构如图9-28(a)所示。输入信号Ｉ经过输入缓冲器与“输入行”相连。 图中的输出部分采用或非门， 输出用O标记，表示低电平有效。若输出部分采用或门，则为高电平有效。有的器件还用互补输出的或门，则称为互补型输出。这种输出结构只适用于实现组合逻辑函数。目前常用的产品有PAL10H8(10输入，8 输出，高电平有效)、PAL10L8、 PAL16C1(16输入，1 输出，互补型)等。 图 9-28 PAL的四种输出结构 (a) 专用输出结构； (b) 可编程I/O结构； (c) 寄存器输出结构； (d) 异或型输出结构 图 9-28 PAL的四种输出结构 (a) 专用输出结构； (b) 可编程I/O结构； (c) 寄存器输出结构； (d) 异或型输出结构 (2) 可编程I/O结构 可编程I/O结构如图9-28(b)所示。图中，或门经三态缓冲器由I/O端引出，三态门受最上面一个与门所对应的乘积项控制，I/O端的信号也可经过缓冲器反馈到与阵列的输入。 当与门输出为“0”时，三态门禁止，输出呈高阻状态，I/O引脚作输入使用；当与门输出为“1”时，三态门被选通， I/O引脚作输出使用。这种结构的产品有PAL16L8、PAL20L10等。 (3) 寄存器输出结构 寄存器输出结构如图 9-28(c)所示。这种结构输出端有一个D触发器，在时钟上升沿作用下先将或门的输出(输入乘积项的和)寄存在D触发器的Q端，当使能信号EN有效时，Q端的信号经三态缓冲器反相后输出，输出为低电平有效。触发器的Q输出还可以通过反馈缓冲器送至与阵列的输入端， 因而这种结构的PAL能记忆原来的状态，从而实现时序逻辑功能。这种结构的PAL产品有PAL16R4、 PAL16R8 等。 (4) 异或型输出结构 异或型输出结构如图9-28(d)所示。其输出部分有两个或门，它们的输出经异或门进行异或运算后再经D触发器和三态缓冲器输出。这种结构不仅便于对与—或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持操作。例如图9-28(d)中，P1=I, P2=Q, F=P1P2。当I=0时，D=F=0Q=Q， 所以Qn+1=Q，即时钟来到时触发器状态保持不变；当I=1时， D=F=1Q=Q，所以Qn+1=Q。这种结构的PAL产品有PAL20X4、 PAL20X8等。 PAL器件除了以上几种结构外，还有算术选通反馈结构。另外，PAL产品有 20 多种不同的型号可供用户选用。 2) PAL的特点 PAL器件是在FPAL器件之后第一个具有典型实用意义的可编程逻辑器件。 PAL和SSI、 MSI通用标准器件相比有许多优点： ① 提高了功能密度，节省了空间。 通常一片PAL可以代替 4~12 片 SSI或 2~4 片MSI。同时PAL只有 20 多种型号，但可以代替 90% 的通用SSI、MSI器件，因而进行系统设计时，可以大大减少器件的种类。② 提高了设计的灵活性，且编程