专用集成电路设计基础教程（来新泉西电版）第二章集成电路的基本制造工艺及版图设计.pptVIP

　　半个多世纪前的1947年贝尔实验室发明了晶体管；1949年Schockley发明了双极（Bipolar）晶体管；1962年仙童公司首家推出TTL（TransistorTransistor Logic）系列器件；1974年ECL（EmitterCoupled Logic）系列问世。双极系列速度快，但其缺点是功耗大，难以实现大规模集成。　　20世纪70年代初期，MOSFET（MetalOxideSemiconductor FieldEffect Transistor）晶体管异军突起。 　　现在，CMOS（Complementary MOS）已经无以替代地占据统治地位，对其不断的改进，包括采用硅栅、多层铜连线等，使得其速度和规模都已达到相当高度。然而功耗又重新变成CMOS设计中的重大难题，人们在不断地寻求突破性进展。目前，GaAs（Gallium Arsenide, 砷化镓）工艺仍然是使器件速度最快的半导体工艺，它使器件可以工作在几个吉赫兹的频率上，但功耗较大，单级门功耗可达几个毫瓦。其他还有SiGe（SiliconGermanium，锗化硅）工艺，情况也基本相当。　　除此之外，还有崭露头角的超导（Superconducting）工艺等。 　　1. ASIC主要工艺及选择依据　　目前适用于ASIC的工艺主要有下述5种：　　（1） CMOS工艺：属单极工艺，主要靠少数载流子工作，其特点是功耗低、集成度高。　　（2） TTL/ECL工艺：属双极工艺，多子和少子均参与导电，其突出的优点是工作速度快，但是工艺相对复杂。 　　（3） BiCMOS工艺：是一种同时兼容双极和CMOS的工艺，适用于工作速度和驱动能力要求较高的场合，例如模拟类型的ASIC。　　（4） GaAs工艺：通常用于微波和高频频段的器件制作，目前不如硅工艺那样成熟。　　（5） BCD工艺：即Bipolar+CMOS+DMOS（高压MOS），一般在IC的控制部分中用CMOS。 　　根据用户和设计的需要，一般从以下5个方面选择合适的工艺：　　（1） 集成度和功耗。如果对集成度和功耗有较高的要求，则CMOS工艺是最佳选择。　　（2） 速度（门传播延迟）。TTL和ECL工艺适合于对速度要求较高的ASIC。对速度要求特别高的微波应用场合，则必须选择GaAs工艺。　　（3） 驱动能力。几种工艺中，TTL/ECL的驱动能力最强。　　（4） 成本造价。相对来说，CMOS工艺为首选工艺。对于模拟类型的ASIC，则需要选用相对复杂的BiCMOS工艺。　　（5） 有无IP库和设计继承性。 　　2. 深亚微米工艺特点　　通常将0.35 μm以下的工艺称为深亚微米（DSM）工艺。目前，国际上0.18 μm工艺已很成熟，0.13 μm工艺也趋成熟。深亚微米工艺的特点包括：　　（1） 面积（Size）缩小。特征尺寸的减小使得芯片面积相应减小，集成度随之得到很大提高。例如，采用0.13 μm工艺生产的ASIC，其芯片尺寸比采用0.18 μm工艺的同类产品小50％。 　　（2） 速度 （Speed）提高。寄生电容的减小使得器件的速度进一步提高。目前采用0.13 μm 工艺已生产出主频超过1 GHz的微处理器。　　（3） 功耗 （Power Consumption）降低。　　深亚微米的互连线分布参数的影响随着集成度的提高也越来越突出，线延迟对电路的影响可能超过门延迟的影响，而成为其发展的主要制约因素，并极大地制约着前端设计的概念和过程。 　　3. 制造影响设计　　芯片的制造技术引导并制约着芯片的设计技术，其影响有以下几个方面：　　(1) 扩展了设计技术空间。　　(2) 提高了对设计技术的要求。　　(3) 促成了新的设计技术文化。 　　　2.1 集成电路的基本制造工艺 　　CMOS集成电路制作在一片圆形的硅薄片（Wafer）上。每个硅片含有多个独立芯片或称为管芯。量产时，一个硅片上的管芯通常相同。硅片上除管芯外，一般还有测试图形和工艺检测图形，用来监测工艺参数，如图2-1所示。 图2-1 硅片上的管芯 　　简化的IC制造过程如图2-2所示。　　简化的IC制造工艺步骤如图2-3所示。　　图2-3只列出了主要的工序，没有列出化学清洗及中测以后的工序，如裂片、压焊、封装等后工序。但我们对后工序要有足够的重视，因为后工序所占的成本比例较大，对产品成品率的影响也较大。 图2-2 IC制造过程 图2-3 IC制造工艺步骤 　　IC制造工艺主要有：　　氧化：在单晶体上或外延层上生长一层二氧化硅的过程。　　光刻：就是利用感光胶感光后的抗腐蚀特性，在硅片表面的掩膜层上刻制出所要求的图形。光刻版是记载有图形的一系列玻璃版或铬