几种功率MOSFET元胞结构比较.docVIP

几种功率MOSFET元胞结构比较 　　摘 要：对几种常见功率MOSFET的元胞结构、工艺流程和电学参数特点进行了介绍和分析，指出了各类元胞结构的优缺点和工艺实现上的难点，给出了对不同的电压范围应采用的元胞结构的意见。 　　关键词：功率MOSFET 元胞 工艺流程 　　中图分类号：TN386 文献标识码：A 文章编号：1674-098X（2014）06（a）-0081-01 　　功率MOSFET以其输入阻抗高，驱动功率小，开关速度快，开关损耗小等特点广泛的应用在电脑功率电源、家用电器、无间断电源和自动系统当中。我国的功率MOSFET产业近年来发展迅速，许多IDM（集成设计制造）厂家均开始研制生产功率MOSFET。功率MOSFET不同的元胞结构差异较大，适用于不同的场合，本文结合元胞结构和工艺制造的难点，阐述了应如何就参数和硬件合理的选择元胞结构进行功率MOSFET的研制生产。 　　1 平面栅VDMOS的元胞结构与工艺原理 　　平面栅VDMOS的元胞结构分为六角形、条形、正方形、圆形等结构，基本原理均为最大程度的利用芯片的表面面积，扩大器件沟道的宽长比。但无论是何种平面结构，其纵向剖面结构均如图1所示。其中的P-阱区与N+有源区均采用栅极多晶作为注入掩蔽层，由二者之间的结深差异形成导电沟道，载流子自表面源极经沟道纵向流至漏极，这也是VDMOS（Vertical Double Diffuse MOS）即垂直双扩散MOS名称的由来。由于其沟道尺寸并不像传统MOS管由多晶栅宽决定，因此其沟道长度可以做得很小且不受工艺线光刻尺寸限制，因此只要可以生产多晶硅栅MOS电路的产线，基本上均可以进行VDMOS的加工生产，目前国内的多条产线在进行平面栅VDMOS的研制生产，其基本流程中所使用的工艺模块均与CMOS工艺兼容。由于设计原理均采用多晶窗口区与多晶区的最佳化设计[1]，因此各个厂家的产品在结构上的差异较小，导通电阻等关键参数主要取决于工艺加工过程当中的细节，例如背面金属化的流程和JFET厂区注入的剂量。此类工艺的特点是与MOS集成电路基本上兼容，因此是国内目前发展最快也最全面的产品类型。 　　但由于VDMOS所承受的高电压部分由外延层承受，因此高的击穿电压必然导致较厚的外延层和较高的外延层电阻率，这也必然导致外延部分的电阻变大。平面栅VDMOS的电阻分布如图2所示，其中沟道电阻Rch、耗尽层电阻Ra、结型场效应电阻Rj、高阻外延层电阻Re占了导通电阻的80%以上，但不同的击穿电压产生了不同的外延层，因此各部分电阻所占的比例随着击穿电压的变化有较大不同。表1[2]以30V和600V的VDMOS为例，说明了各部分的电阻分配。由此看出，减小低压功率MOSFET的Rds（on）的主要办法是优化元胞结构以降低Ra+Rj的数值，而高压器件则主要是降低外延层造成的电阻Re。针对这两种考虑，目前低压领域普遍采用沟槽栅元胞结构，高压领域越来越多的采用超结结构。 　　2 沟槽栅功率MOSFET的元胞结构与工艺原理 　　在30V-60V的低压领域，功率MOSFET的导通电阻中Rch、Ra和Rj起决定性作用，且理论与实践证明，这三部分电阻互相影响，不可能同时达到最优化[3]。采用沟槽结构元胞的MOSFET正是针对低压领域的产品，为降低这几部分电阻而发明的结构，如图4所示。这种结构将沟道从水平方向转成垂直方向，因此在垂直方向上沟道不占据空间，同时沟道的出口端直接与漂移区相连，这就完全消除了JFET效应，即Rj基本上为0。因此这种结构的元胞在低压领域有着非常明显的优势。 　　这种元胞的工艺过程是首先在n-外延层上形成p-扩散区，然后利用干法刻蚀形成深度超过p-区的沟槽，在沟槽壁上形成栅氧化层，再利用多晶硅填充沟槽，然后扩散n+区和p+区，这样p-区成为沟道区，器件结构形成。然而这种结构工艺复杂，需要昂贵的设备来保证沟槽壁的平滑以实现载流子的高迁移率，同时沟槽底部的尖角处极易形成电场尖峰，导致器件的击穿电压下降，因此此类元胞的应用局限在低电压范围，而较高电压的产品往往采用超结结构。 　　3 超结结构功率MOSFET的元胞结构与工艺原理 　　超结结构即CoolMOS结构的元胞如图5所示，该结构是在传统结构的垂直方向上插入P型区，可以补偿过量的电流导通电荷。在漂移层加反向偏置电压，将产生一个横向电场，使pn结耗尽。当电压达到一定值时，漂移层完全耗尽，将起到电压支持层的作用。这样N-区的掺杂浓度可以大幅提高，在相同的击穿电压下，导通电阻Ron大大降低。此类器件在600～700 V的电压范围内有着极其明显的优势。以Fairchild公司产品为例，600 V范围的超级结产品的比导通电阻仅为普通平面VDMOS的30%左右，因此可以在在相同的击穿电压、相同的导通电阻Ron下使用更小