第27 可编程逻辑器件cpld.pptVIP

27.1 可编程逻辑器件概述 可编程逻辑器件（Programmable Logic Device）简称PLD，是一种用户可配置的逻辑器件。其以成本低、使用灵活，设计周期短和可靠性高等优点，近年来得到快速的发展，目前成为专用集成电路（ASIC—Application Specific Integrated Circuit）的一个重要分支。 27.1.1 可编程逻辑器件的发展 可编程逻辑器件从产生到现在经历了不到40年的发展，其结构、工艺、集成度、速度和性能等都得到不断改进和提高，现在已经形成很丰富完善的产品体系。 20世纪70年代，出现了最早的可编程逻辑器件PROM，以及可编程逻辑阵列（Programmable Logic Array，简称为PLA）和可编程阵列逻辑（Programmable Array Logic，简称为PAL）。 20世纪80年代，进入实质性的发展阶段。Altera推出了新型的可编程逻辑器件（Erasable Programmable Logic Device，简称为EPLD）。同时，Xilinx推出了现场可编程逻辑器件（Field Programmable Gate Array，简称为FPGA）。紧接着，Lattice又推出了复杂可编程逻辑器件（Complex PLD，简称为CPLD）。 20世纪90年代以后，随着集成电路制造工艺的发展，CPLD和FPGA的集成度越来越高，规模越来越大，设计方式越来越灵活，设计软件也逐步完善。 27.1.2 CPLD的结构及其逻辑实现 可编程逻辑器件PLD结构上是由与阵列和或阵列构成，原理是基于所有的逻辑电路都可以用“积之和”的布尔方程来表示。其中，两级逻辑阵列的一个阵列或全部阵列可以通过编程来实现不同的组合，从而达到要求的逻辑功能。目前应用最为广泛的是CPLD和FPGA，这两者在结构上是完全不同的。这里首先介绍CPLD的结构及其逻辑实现。 1．CPLD的内部结构 2．CPLD的逻辑实现 27.1.3 FPGA的结构及其逻辑实现 FPGA具有与CPLD完全不同的内部结构，其内部是类似于门阵列的结构，可编程的逻辑单元位于芯片的中央，并排成阵列，四周采用可编程的I/O焊盘连接。逻辑单元之间使用可编程的互连资源，用来实现逻辑单元以及I/O引脚之间的联通，从而实现复杂的逻辑功能。FPGA一般都含有成千上万的逻辑门单元，还有许多触发器。 FPGA的逻辑单元可以分为两种：粗粒结构和细粒结构。粗粒结构的FPGA，其逻辑单元较大，一般含有两个以上的查询表和触发器，比较适合高性能方面的应用。细粒结构的则逻辑单元相对较小，功能逻辑模块和触发器都相对较少。 与CPLD相比，FPGA的容量通常大于CPLD，而且FPGA的逻辑单元扇入小，触发器数量比CPLD要多，布局和布线的延时是不确定的，但一般是可知的。 27.2 硬件描述语言简述 硬件描述语言（Hardware Description Language）简称为HDL，是一种能够以形式化方式描述电子系统的硬件行为、结构和数据流的语言。硬件描述语言借鉴了其它高级语言的功能特性，对数字电路的结构和行为进行了高度抽象化、规范化的形式描述，并对设计进行不同层次的仿真和优化。 硬件描述语言是伴随着大规模集成电路的发展而形成的，至今已有40多年的历史，主要用来解决大规模复杂集成电路的设计问题。特别是CPLD和FPGA广泛普及后，硬件描述语言在广大电子工程师中得到广泛应用。很多EDA厂商和科研机构都开发了自己的电路硬件描述语言，比较有名的有Altera公司的AHDL语言，Data I/O公司的ABEL-HDL语言，Xilinx公司的Verilog HDL语言。由于这些硬件描述语言之间不能通用，限制了CPLD和FPGA的广泛使用。此时迫切需要建立一个统一的标准。 27.2.1 硬件描述语言VHDL概述 VHDL（VHSIC Hardware Description Language）语言是一种硬件描述语言，20世纪80年代初，由美国国防部在其超高速集成电路计划（VHSIC）中提出。后来，该语言逐步得到推广，应用越来越广泛。1987年12月，电气和电子工程师协会IEEE正式将VHDL语言作为国际标准，编号为IEEE Stdl076-1987，即VHDL’87。1993年，又对该版本进行的进一步的修改，新的版本号为IEEE Stdl076-1993，即VHDL’93。 1995年，Verilog HDL语言也被正式定为国际标准，编号为Verilog HDL1364-1995。这里主要介绍VHDL语言。 27.2.2 VHDL程序结构 一个完整的VHDL程序通常包括实体（Entity）、构造体（Architecture）、配置（Configuration