第6章 嵌入式系统总线接口100.pptVIP

* * 5.I2S总线接口的启动与停止 （1）I2S总线接口的启动 启动I2S操作，需要执行如下过程： ① 允许IISFCON寄存器的FIFO； ② 允许IISFCON寄存器的DMA请求； ③ 允许IISFCON寄存器的启动。 （2）结束I2S总线接口的操作 结束I2S操作，需要执行如下过程： ① 禁止IISFCON寄存器的FIFO，如果还想发送FIFO的剩余数据，跳过这一步； ② 禁止IISFCON寄存器的DMA请求； ③ 禁止IISFCON寄存器的启动。 * * 6.6.4?S3C2410A的I2S总线接口电路与编程 S3C2410A的I2S总线接口与Philips公司的UDA1341TS CODEC(多媒体数字信号编解码器)芯片的连接电路如图6.6.4所示。UDA1341TS可把通过MICROPHONE音频输入通道输入的立体声模拟信号转化为数字信号，同样也能把数字信号转换成模拟信号，通过SPEADER音频输出通道输出。利用UDA1341TS内部的PGA(可编程增益放大器)、AGC(自动增益控制)功能对模拟信号进行处理。对于数字信号，UDA1341TS提供DSP(数字音频处理)功能。 S3C2410A的I2S接口线分别与UDA1341TS的BCK、WS、DATAI和SYSCLK相连。当UDA1341TS芯片工作在微控制器输入模式时,使用UDA1341TS的L3总线(L3DATA、L3MODE和L3CLOCK)，L3DATA、L3MODE和L3CLOCK分别表示与微处理器接口的数据线(L3DATA)、模式控制线(L3MODE)和时钟线(L3CLOCK)。微控制器通过对UDA1341TS中的数字音频处理参数和系统控制参数进行配置。S3C2410A没有与L3总线配套的专用接口，可以利用通用I/O口进行控制。 * * I2S总线接口与UDA1341TS的连接电路 * * * * SPI接口通信波形图格式 * * 6.SPI接口电路 在ARM开发板上可以采用独立的SPI接口（J602），其电路如图6.4.5所示。也可以通过PCI插槽引出相应引脚，如通过PCI接口引出，见6.5节PCI接口部分。 * * 6.5?PCI接口 6.5.1?PCI接口基本结构6.5.2?PCI接口电路 * * 6.5.1?PCI接口基本结构 PCI（Peripheral Component Interconnect，外围设备互连）总线是由Intel公司推出的一种局部总线，是当前用于系统扩展最流行的总线之一。由Intel公司联合世界上多家公司成立的PCISIG（Peripheral Component Interconnect Special Interest Group）协会致力于促进PCI总线工业标准的发展。PCI总线规范先后经历了1.0版、2.0版和2.1版。PCI总线是地址、数据多路复用的高性能32位和64位总线，是微处理器与外围控制部件、外围附加板之间的互连机构。它制定了互连的协议、电气、机械及配置空间规范，以保证全系统的自动配置；在电气方面还专门定义了5V和3.3V信号与环境，特别是2.1版本定义了64位总线扩展以及66MHz总线时钟的技术规范。 * * PCI接口功能 PCI定义了32位数据总线，并且可扩展为64位。总线速度有33MHz和66MHz两种。改良的PCI系统PCI-X，数据传输速度最高可以达到64位＠133 MHz。PCI总线主板插槽的体积比ISA总线插槽小，支持突发读写操作（突发数据传输），可同时支持多组外围设备。 与ISA总线不同，PCI总线的地址总线与数据总线是分时复用的，支持即插即用（plug and plug）、中断共享等功能。 PCI总线在数据传输时，由一个PCI设备做发起者（称为Master、Initiator或Master），而另一个PCI设备做目标（称为Slave、Target或Slave ）。总线上所有时序的产生与控制都由Master发起。PCI总线在同一时刻只能供一对设备完成传输，要求有一个仲裁机构来决定谁有权拿到总线的主控权。 * * 有PCI总线扩展槽的主板结构图 * * 映泰NF4UL-A9主板 * * PCI总线信号定义 * * PCI总线的引脚功能 32位PCI总线的引脚按功能可以分为地址与数据总线、系统控制、传输控制、仲裁信号、错误报告等几类。 （1）系统控制 CLK：PCI时钟，上升沿有效 RST：Reset信号 （2）传输控制 ● FRAME＃：标志传输开始与结束 ● IRDY# ：Master可以传输数据的标志 ● DEVSEL#：当Slave发现自己被寻址时设置低电平应答 ● TRDY#