数字频率计研究与开发.pptVIP

下载本文档

6
0
约小于1千字
约 12页
2018-07-08 发布于福建
举报
版权申诉

数字频率计研究与开发.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字频率计研究与开发

Company Logo LOGO 指导教师：数字频率计的研究与开发班级：学生：学号：本论文主要论述以下五大部分一、设计概述二、设计原理三、系统设计四、系统的不足与提高 1.1、开发背景及意义在电子技术中，频率是最基本的参数之一，频率计在教学、科研、测量仪器、工业控制等方面都有较为广泛的应用。随着大规模集成电路的发展，CPLD/FPGA得到了广泛应用，采用CPLD/FPGA设计数字电路，既方便又快捷，便于后期升级和维护。 1、设计概述 1.2、系统主要实现功能本设计利用等精度测量原理，通过FPGA运用VHDL编程，设计了一个等精度数字频率计，其测量范围为1Hz-20MHz。 2、设计原理 2.1 等精度测频原理波形图 2.2 等精度测频实现原理图 3、系统设计分频模块计数模块 8位十进制转换模块数码管显示模块 4、不足与提高由于时间以及自身能力的关系，本次的设计还很多不完善的地方，如程序未能做到最优化，依然显得冗长，再加以扩展还可以测量信号的周期和脉冲宽度，这都有待日后的学习和完善。在此，我非常感谢我的指导老师王老师，在设计过程中给我的支持与帮助。同时我也要感谢曾经帮助过我的老师和同学们。还有一直在前后默默支持着我的家人。感谢评阅老师对我论文的批评斧正，谢谢大家！致谢 Company Logo LOGO