(数字电路逻辑设计课件)第九章半导体存贮器.ppt

第9章 半导体存储器 半导体存储器的主要技术指标 9.2 随机存取存储器 9.2.1 静态随机存取存储器 静态随机存取存储器存储单元的工作模式 2. 静态RAM模块2114功能及工作特性 静态RAM模块2114内部方框图 静态RAM模块2114读波形及参数 静态RAM模块2114写波形及参数 3. 2114SRAM模块容量扩展方法 2114SRAM模块位、字同时容量扩展电路 9.2.2 动态随机存取存储器 DRAM矩阵电路 DRAM矩阵电路中触发器式放大器电原理图 触发器式放大器工作波形 触发器式放大器工作波形分析 2. DRAM模块2164功能及使用特性 2164功能描述 DRAM模块2164内部方框图 2164DRAM读周期工作时序波形 2164DRAM写周期工作时序波形 9.2.3 同步动态随机存取存储器（SDRAM） 同步动态随机存取存储器（SDRAM）内部方框图 SDRAM流水线式读工作时序波形 DDR-SDAM存储器简介 9.3 只读存储器 掩模只读存储器介绍 9.3.2 可编程只读存储器 9.3.3 可擦除的可编程只读存储器 EPROM读写电路 EPROM数据抹除 2. EPROM模块2764功能及使用特性 EPROM模块2764功能表 EPROM模块2764读出时序 EPROM模块2764编程程校验工作时序 9.3.4 电可擦除的可编程只读存储器 EEPROM存储单元中的隧道效应 EEPROM存储单元中抹1及写0工作原理 9.3.5 快闪存储器 快闪存储器存储单元工作原理 快闪存储器存储单元写数据及擦除电路 9.4 用存储器实现组合逻辑函数 查表法实现组合逻辑电路举例 查表法实现组合逻辑电路举例 查表法实现组合逻辑电路举例 9.4.2 ROM点阵图表示法实现组合逻辑电路 ROM内存储矩阵字线、位线间的关系 ROM点阵图表示法实现组合逻辑电路举例 ROM点阵图表示法实现组合逻辑电路 （a）EPROM读出时电路 （b）EPROM写数据“0”时的电路 图9.21(a)显示只有当行地址译码器译码输出Xm与列地址译码输出Xn均为高电平时，即输入了指定存储单元的地址时，相应存储单元中MOS管T1、T2栅极才加上高电平，位线Yj上才会读出数据。这种EPROM出厂时为“全1”状态，即栅极g1上无电子积累。使用者可根据需要编程，即对某些存储单元写“0”。写“0”时Xm、Xn 地址线选择线均为高电平，P端加上二十几伏的正脉冲，P正脉冲宽度为0.1~1ms（不能过宽，否则将烧毁芯片）。 想擦除数据时，可利用光子能量较高的紫外线光照射芯片，使浮栅g1中积累的电子获得足够能量，从而穿透SiO2层又移回衬底中。抹去数据时，使用40W紫外灯相距芯片2cm照射芯片封装上方石英窗数分钟即可，正常使用时则需用黑胶带将石英窗覆盖住。 2764有六种工作方式，输出、编程以及其他各种工作方式由三条控制线控制，即片选信号，输出允许信号和编程控制信号。2764引脚图见图9.23所示，图中显示2764共13条地址输入线，8条数据线O0~O7。2764功能表见表9.6所示。 表9.6显示2764 EPROM有两条电源线Vcc、Vpp，编程时Vpp要接高电压+21V，Vcc接+5V，而读出数据时Vpp、Vcc 均接+5V。读工作模式时序见图9.24所示，要接高电平，地址总线送有效地址信号，同时读取控制信号CE=0,OE=0则可将指定单元的内容读出到数据总线上。 读工作模式时序见图9.24所示，PGM要接高电平，地址总线送有效地址信号，同时读取控制信号CE=0,OE=0则可将指定单元的内容读出到数据总线上。图中tACC表示地址有效至输出稳定时间，tCE表示CE有效至输出稳定时间，tOE表示OE有效至输出稳定时间。 2764编程时，在Vpp电源端加上21V高电压，然后在PGM端加上编程脉冲，即可将数据总线上的数据写入指定单元。PGM端所加编程脉冲有两种宽度，一种为基本脉冲，宽度为1ms，另一种为最终脉冲。先将基本编程脉冲施加N次后，校验被编程单元内字节，如果校验正确，再加一个最终脉冲。在编程过程中，为了检查写入的数据是否确，每写一个字节后都要进行校验。 EPROM虽然具备可擦除能重写的功能,但擦除操作复杂,擦除速度慢。作为对EPROM产品的改进，EEPROM是可以用电信号进行擦除的可编程ROM。通常EEPROM的存储单元采用了一种浮栅隧道氧化层MOS管，其存取数据是利用遂道效应，电路上需要高电压配合。所以EEPROM存储单元应具备在被选中连接高电压，不被选中时断开高电压的结构。