半导体存储器精选.pptVIP

下载本文档

3
0
约9.35千字
约 48页
2018-07-24 发布于辽宁
举报
版权申诉

半导体存储器精选.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

例1：存储器6264 8KB芯片工作在F0000H—F1FFFH内存空间，画出和系统的连线图。 6264 地址线：A0---A12 数据线：D0---D7 WE OE CS2 接+5V电源 CS1 高位地址译码系统总线：地址线：A0---A12 数据线：D0---D7 MEMW MEMR 全地址译码方式 D0~D7 A0~A12 MEMW MEMR A19 A18 A17 A16 A15 A14 A13 D0~D7 A0~A12 WE OE CS2 CS1 ＋5V ○ ﹠ 1 ○ 1 ○ 1 ○ 8086CPU 6264 A19 A18 A17 A16 A15 A14 A13 A12 A11 A0 … 1 1 1 1 0 0 0 0 0 … 0 … 0 0 … 1 1 1 … 1 F0000H F0001H … F1FFFH D0~D7 A0~A12 MEMW MEMR A19 A18 A17 A16 A15 A14 A13 D0~D7 A0~A12 WE OE CS2 CS1 ＋5V 1 ○ 8086CPU 6264 A19 A18 A17 A16 A15 A14 A13 A12 A11 A0 … 1 0 0 0 0 0 0 0 0 … 0 … 0 0 … 1 1 1 … 1 80000H 80001H … 81FFFH ≥1 例2：存储器6264 8KB芯片工作在80000H— 81FFFH内存空间，画出和系统的连线图。部分地址译码方式 D0~D7 A0~A12 MEMW MEMR A19 A18 A16 A15 A13 D0~D7 A0~A12 WE OE CS2 CS1 8086CPU 6264 ○ ﹠ 1 ○ · A19 A18 A17 A16 A15 A14 A13 A12 A11 A0 … 1 0 0 0 0 0 0 … 0 … 0 0 … 1 1 1 … 1 0 0 1 1 DA000H ~ DBFFFH DE000H ~ DFFFFH FA000H ~ FBFFFH FF000H ~ FFFFFH 部分地址译码方式是以牺牲内存空间为代价来换得译码的简单。线选法 D0~D7 A0~A12 MEMW MEMR A19 A18 A17 A16 A15 A14 A13 D0~D7 A0~A12 WE OE CS2 CS1 ＋5V 8086CPU 6264 A19 A18 A17 A16 A15 A14 A13 A12 A11 A0 … 0 0 0 … 0 … … …… 0 … 00000H 00001H … 7FFFFH 0 0 … 0 … … …… 1 1 1 … 1 … … …… 1 1 静态RAM连接举例 1 2 3 4 5 6 7 8 16 9 10 15 14 13 12 11 74LS138 A B C VCC G2A G2B 地 G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 工作条件：G1=1，G2A = G2B =0 C，B，A为译码输入端，输出有8种状态即 Y0∽Y7 R / W 1 2 3 4 5 6 7 8 9 10 11 12 24 25 22 21 20 19 18 17 16 15 14 13 6116 VCC 地 A7 A6 A5 D0 D1 D2 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 A8 A9 A10 CS OE 2K×8 bit芯片当读写信号R / W= 0 时写入，R / W= 1时读出；输出允许OE；选片信号CS。 D0~D7 A0 A1 … A10 R / W OE CS D0~D7 A0 A1 … A10 R / W OE CS D0~D7 A0 A1 … A10 MEMW MEMR D0~D7 A0 A1 … A10 MEMW MEMR ﹠ ○ A19 ﹠ ○ A18 A17 A16 A15 A14 A13 A12 A11 G G2A G2B C B A Y0 Y1 74LS138 8086 A19A18A17A16A15A14A13A12A11A10A9……A0 0 1 1 1 1 1 0 0 0 0 0……0 1 1……1 0 1 1 1 1 1 0 0 1 0 0……0 1 1……1 7C000H ~ 7C7FFH 7C800H ~ 7CFFFH D0~D7 A0 A1 … A10 R / W OE C