微处理机及应用--概述.ppt

30：ALE/PROG (多功能引脚) 29脚：PSEN 31脚：EA/VPP(多功能引脚) 总线操作模式下，配合单片机的端口P0分时工作，产生地 址锁存信号。 EPROM编程方式时为编程脉冲输入引脚。 在程序存储器访问期间(取指令)选通程序存储器。 外部程序存储器选通信号。 EPROM编程方式时为编程 电源输入引脚。如外接21V电源。 单片机引脚功能详述(续) 四个并行口： 1、P0口：分时共享的端口 D CL Q Q 1 2 T1 T2 多路开关 读锁存器 读引脚 内部总线 写锁存器 VCC 地址/数据 P0·X PIN (a) 控制 　　作地址数据口使用　　 =1 =1 =0 =1 单片机引脚功能详述(附) D CL Q Q 1 2 T1 T2 多路开关 读锁存器 读引脚 内部总线 写锁存器 VCC 地址/数据 P0·X PIN (a) 控制 四个并行口： 1、P0口：分时共享的端口 　　作地址数据口使用　　 =1 =0 =1 =0 单片机引脚功能详述(附) 单片机引脚功能详述 D CL Q Q 1 2 T1 T2 多路开关 读锁存器 读引脚 内部总线 写锁存器 VCC 地址/数据 P0·X PIN (a) 控制 四个并行口： 1、P0口：分时共享的端口 　　数据口使用是准双向口　　 =0 =0 =1 =0 输出0时 =0 单片机引脚功能详述(附) D CL Q Q 1 2 T1 T2 多路开关 读锁存器 读引脚 内部总线 写锁存器 VCC 地址/数据 P0·X PIN (a) 控制 四个并行口： 1、P0口：分时共享的端口 　　数据口使用是准双向口　　 =0 =1 =0 =1 输出1时 =1 外接上拉电阻!! 单片机引脚功能详述(附) D CL Q Q 1 2 T1 T2 多路开关 读锁存器 读引脚 内部总线 写锁存器 VCC 地址/数据 P0·X PIN (a) 控制 四个并行口： 1、P0口：分时共享的端口 　　数据口使用是准双向口　　 =0 =1 =1 输入时 =0 先向输入锁存器写1!! 例：MOV P0，#0FFH 单片机引脚功能详述(附) D CL Q Q 1 2 T1 T2 多路开关 读锁存器 读引脚 内部总线 写锁存器 VCC 地址/数据 P0·X PIN (a) 控制 四个并行口： 1、P0口：分时共享的端口 　　数据口使用是准双向口　　 读-修改-写特性 例：INC P0 单片机引脚功能详述(附) B寄存器 暂存器1 暂存器2 ACC SP PSW 中断、串行口和定时器 ALU 定时控制 指令译码器 指令寄存器 PSEN ALE EA RST 程序地址寄存器 缓冲器 PC增1 PC DPTR OSC XTAL1 XTAL2 RAM地址寄存器 128B RAM VCC VSS P0.0~P0.7 P2.0~P2.7 P0驱动器 P2驱动器 P0锁存器 P2锁存器 P1锁存器 P1驱动器 P3锁存器 P3驱动器 中断、串行口和定时器 P1.0~P1.7 P3.0~P3.7 5、并行I/O口 4KBROM B寄存器 暂存器1 暂存器2 ACC SP PSW ALU 定时控制 指令译码器 指令寄存器 PSEN ALE EA RST 程序地址寄存器 缓冲器 PC增1 PC DPTR OSC XTAL1 XTAL2 RAM地址寄存器 128B RAM VCC VSS P0.0~P0.7 P2.0~P2.7 P0驱动器 P2驱动器 P0锁存器 P2锁存器 P1锁存器 P1驱动器 P3锁存器 P3驱动器 中断、串行口和定时器 P1.0~P1.7 P3.0~P3.7 5、时钟电路OSC 4KBROM 单片机内部结构原理框图回顾 2.2、存储器的配置 采用哈佛结构: 程序存贮器和数据存贮器地址空间严格分开,有各自的 寻址方式,使用各自的控制信号。 8051在物理结构上有四个存贮空间: 片内程序存贮器,片外程序存贮器,片内数据存贮器,片外 数据存贮器。 8051在逻辑结构上有三个存贮空间: 片内外统一编址的64KB的程序存贮器空间(使用16位地 址),片内128字节的数据存贮器地址空间(使用8位地址), 片外最大可展64KB的数据存贮器空间(使用16位地址)。 MCS-51单片机程序存储器配置图 内部 0FFFH … 0000H EA=1 内部 ROM 外部 FFFFH 1000H EA=0 外部 ROM 程序存储器配置 最大扩展配置：程序存储器可扩展配置64KB。 最小应用系统：8051和8751片内4KB。 对于8051和8751扩展配置时，若使用片内 4KBROM，则EA引脚接电源，此时，片内 4KB ROM的地址范围：0000H~0FFFH，外 部ROM从1000H开始编址。否则EA引脚接 地，相当于80