第1部分VHDL和CPLD设计实践4.docVIP

PAGE 28 EDA工程实践 PAGE 2 第1章 CPLD/FPGA设计工具使用 第1部分 VHDL和CPLD设计实践 VHDL程序设计和CPLD器件应用是EDA工程实践的重要组成部分。VHDL程序设计是集成电路的前端设计。由于用VHDL设计集成电路同半导体工艺无关，所以设计的集成电路可以用不同的半导体工艺生产。这是用VHDL设计的IP可以复用、移植的关键之一。 VHDL程序设计有行为描述法和结构描述法。行为描述法对设计人员的电路知识要求较少，设计工程师只要把电路的行为“描述、告诉”给EDA工具即可，具体的电路结构由EDA工具生成。但是由于EDA工具种类繁多，故同一段程序用不同的EDA工具进行逻辑综合，在资源利用和时序分析等方面可能会有不同的结果。在资源利用率高、时序要求严格、电路性能复杂的设计中，一般推荐（或指定）用结构描述法进行设计。 VHDL设计通过功能仿真和时序分析之后要想生产集成电路，还必须进行集成电路版图设计。这一步称为集成电路的后端设计。 可编程逻辑器件成为计算机应用、通信技术、自动控制、仪器仪表领域广受技术人员欢迎的器件，是科学实验、样机试制、小批量生产的最佳选择，是ASIC芯片设计的实现载体之一。现在的电子设计师，不仅要设计电子线路和PCB板，还要设计ASIC芯片。掌握现代电子设计方法，熟悉可编程器件结构，是当前我国电子企业工程师的当务之急，是高校电子