基于vhdl彩色线阵ccd驱动电路设计说明书.docVIP

武汉理工大学开放性实验说明书 PAGE \* MERGEFORMAT10 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc 1 技术指标 PAGEREF _Toc \h 2 HYPERLINK \l _Toc 1.1 实验目的 PAGEREF _Toc \h 2 HYPERLINK \l _Toc 1.2 实验要求 PAGEREF _Toc \h 2 HYPERLINK \l _Toc 2 实验所需设备及实验原理 PAGEREF _Toc \h 2 HYPERLINK \l _Toc 2.1实验设备 PAGEREF _Toc \h 2 HYPERLINK \l _Toc 2.2 CPLD驱动基本原理 PAGEREF _Toc \h 2 HYPERLINK \l _Toc 2.3 CCD驱动时序要求 PAGEREF _Toc \h 5 HYPERLINK \l _Toc 3 实验内容及步骤 PAGEREF _Toc \h 8 HYPERLINK \l _Toc 3.1实验内容 PAGEREF _Toc \h 8 HYPERLINK \l _Toc 3.2实验步骤 PAGEREF _Toc \h 8 HYPERLINK \l _Toc 4 实验过程分析 PAGEREF _Toc \h 9 HYPERLINK \l _Toc 4.1 变频部分 PAGEREF _Toc \h 9 HYPERLINK \l _Toc 4.2 SH信号与Φ1、Φ2信号部分 PAGEREF _Toc \h 9 HYPERLINK \l _Toc 4.3 SP、CP、RS信号部分 PAGEREF _Toc \h 12 HYPERLINK \l _Toc 5实验结果分析及调试过程 PAGEREF _Toc \h 14 HYPERLINK \l _Toc 5.1 软件仿真结果分析 PAGEREF _Toc \h 14 HYPERLINK \l _Toc 5.2 测试结果分析 PAGEREF _Toc \h 15 HYPERLINK \l _Toc 5.3 调试过程 PAGEREF _Toc \h 17 HYPERLINK \l _Toc 6 心得体会 PAGEREF _Toc \h 22 HYPERLINK \l _Toc 7 参考文献 PAGEREF _Toc \h 22 基于VHDL的彩色线阵CCD驱动电路设计 1 技术指标 1.1 实验目的 1、了解线阵CCD驱动时序要求； 2、学会QuartusII软件基本使用方法； 3、学会使用VHDL语言编写基本逻辑时序并设计出线阵CCD驱动电路。 1.2 实验要求 1、能够独立使用QuartusII软件编写时序； 2、能够使用CPLD驱动板让线阵CCD正常工作。 2 实验所需设备及实验原理 2.1实验设备 1、CPLD驱动板一块（附带下载线一条）以及12V电源； 2、双踪示波器一台（带宽50MHZ以上）； 3、计算机一台以及QuartusII软件一套。 2.2 CPLD驱动基本原理 CPLD驱动板分布图如图1所示： 图1 CPLD驱动板分布 CPLD驱动板主要包括电源模块、时钟输入模块、JTAG下载模块、主芯片、驱动信号处理模块、CCD模块、测试区以及扩展I/O口。各模块内容以及功能如下： 电源模块：包括12 V电源输入和12V转5V电路，实验板有三个电源开关，分别为NO1、NO2、NO3，NO1为实验板电源输入开关，闭合此开关12V转5V电路工作；NO2为5V电源开关，闭合此开关实验板有5V电源输入；NO3为CCD电源开关，闭合此开关CCD模块有12V电源输入。 时钟输入模块：时钟输入模块为50MHZ有源晶振提供，可以在CPLD模块中分频和倍频得到不同的频率时钟。 JTAG下载模块：该模块是程序JTAG下载口，通过该模块实现程序下载。 CPLD模块：该模块包涵一块CPLD芯片和I/O口。 驱动信号处理模块：该模块包涵十二路非门电路，实现对驱动信号的处理，提高驱动信号的驱动能力。 测试点：该模块包涵各路信号的检测点。 CCD模块：该模块包涵CCD芯片以及外围电路，该模块与CPLD下载板通过一条20芯排线连接。 基于CPLD的CCD驱动原理图如图2所示： 图2 基于CPLD的CCD驱动原理图 图中左边clk是时钟输入程序模块，中间CCD模块是VHDL编写的CCD驱动程序形成的bdf程序模块，右边输出的是CCD驱动信号输出。 2.3 CCD驱动时序要求 图3 CCD驱动信号的时序 如图3所示，整个CCD的驱动信号的各个支路的相互关系已经给出。其中具体要求如图4所示。 图4 各个支路的相互关系 其中驱