PIC单片机振荡电路设计.docVIP

PIC单片机振荡电路设计 　　摘要:振荡电路设计是单片机应用设计中基础和重要的环节之一,PIC单片机的外围振荡电路设计中的晶振和匹配电容的选择,对整个电路长期、可靠、稳定的工作具有非常重要的意义,尤其是在频繁进行休眠、唤醒的工作系统中其影响更大。 　　关键词:PIC单片机;时钟电路设计;晶振;匹配电容 　　随着单片机的应用领域越来越广泛,对其在不同温度下的长期工作的稳定性和可靠性,以及节能性的要求也越来越高,尤其是节能性的要求,从而使单片机及整个工作系统需频繁的进行休眠和从休眠中唤醒的操作,这就需要可靠的外围振荡电路以使单片机及系统能够可靠的从休眠中唤醒。 　　一、振荡电路分析 　　晶振设计是单片机应用设计的重要环节之一,而在单片机电路的可靠性设计(主要考虑单片机的休眠及唤醒的可靠性)中,电路晶体和与之匹配的电容选择非常重要。晶振的匹配电容的主要作用是匹配晶振和振荡电路,使电路易于启振并处于合理的激励态下,对频率也有一定的“微调”作用。在振荡回路中晶体既不能过激励(容易振到高次谐波,其使晶体容易老化影响使用寿命并导致振荡电路EMC特性变劣),也不能欠激励(不容易起振,工作亦不稳定),尤其在设计带有睡眠唤醒(用低电压以求低功耗)的系统中,若选择晶体或晶体与电容匹配不合适,系统可能会出问题。这是因为低供电电压使提供给晶体的激励功率减少,造成晶体起振很慢或根本就不能起振,这一现象在上电复位时并不特别明显,原因是上电时电路有足够的扰动,很容易建立振荡。在睡眠唤醒时,电路的扰动要比上电时小得多得多,起振变得很不容易。PIC单片机与晶体或陶瓷谐振器的连接如图1。 　　图1 　　注1: 对于AT条形切割(AT Strip Cut)的晶体可能需要一个串联电阻Rs; 　　2: 反馈电阻RF,典型值为2-10M 　　3: 根据器件不同,内部逻辑的缓冲器 　　可置于反相器的输入端或输出端。 　　电阻Rs用来防止晶振被过分驱动,过分驱动晶振会渐渐损耗减少晶振的接触电镀,这将引起频率的上升如果晶体过驱动,这时就需要用电阻RS来防止晶振被过分驱动。可用示波器检测OSC输出脚,如果检测一非常清晰的正弦波,且正弦波的上限值和下限值都符合时钟输入需要,则晶振未被过分驱动;相反,如果正弦波形的波峰,波谷两端被削平,而使波形成为方形,则晶振被过分驱动。这时就需要用电阻RS来防止晶振被过分驱动。判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻,从0开始慢慢调高,一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻RS值。 　　二、晶振与电容的选择 　　晶体具有两种谐振模式:串联(两个频率中的低频率)和并联(反谐振,两个频率中的高频率)。所有在振荡电路中呈现纯阻性时的晶体都表现出两种谐振模式。石英晶体连接在单片机晶振引脚的输入和输出之间,等效为一个并联谐振回路,振荡频率主要为是石英晶体的并联谐振频率。 　　在晶体的选择要考虑如下一些因素: 　　(1)频率稳定性的考虑,晶体振荡器的主要特性之一是工作温度内的稳定性,它是决定振荡器价格的重要因素。稳定性愈高或温度范围愈宽,器件的价格亦愈高。设计工程师要慎密决定特定应用的实际需要,然后规定振荡器的稳定度; 　　(2)电源和负载的影响,振荡器的频率稳定性亦受到振荡器电源电压变动以及振荡器负载变动的影响。正确选择振荡器可将这些影响减到最少; 　　(3)输出性能方面,必须考虑的其它参数是输出类型、相位噪声、抖动、电压特性、负载特性、功耗、封装形式,对于工业产品,有时还要考虑冲击和振动、以及电磁干扰(EMI)。晶体振荡器可HCMOS/TTL兼容、ACMOS兼容、ECL和正弦波输出。每种输出类型都有它的独特波形特性和用途。应该关注三态或互补输出的要求。对称性、上升和下降时间以及逻辑电平对某些应用来说也要作出规定。许多DSP和通信芯片组往往需要严格的对称性(45%至55%)和快速的上升和下降时间(小于5ns); 　　(4)实际工作环境的考虑,晶体振荡器实际应用的环境需要慎重考虑。例如,高强度的振动或冲击以及高温会给振荡器带来问题。 　　除上述条件考虑外晶体的选择还应该考虑:晶体老化,封装,温度特性,长期稳定性等特性。 　　晶振的负载电容选择方面,晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,a=Cic(集成电路内部电容)+△C(PCB上电容)。如果负载电容为15pF的,两边的匹配电容接27pF的差不多了(一般a为6.5～13.5pF)。在PCB板上,外接晶体的引线越短越好(尽量减少PCB板上的电容),且晶体下面要有对地覆铜且不走信号线,当晶体频率较高时,尽量使晶体的引线长度相同且对称。 　　PIC中