07 第七章 MCS-51对ADC和DAC的接口.pptVIP

图7-6 逐次逼近式A/D转换器示意框图 一、逐次逼近式A/D转换原理 采用对比搜索原理来实现A/D转换的方法，Vx为模拟输入电压，Vs是“N位D/A转换网络”的输出电压，受控制电路控制； 逐次比较器对Vx和Vs电压进行比较，将结果送给“控制电路”，形成的数字量存放在“N位寄存器中”，由最高位到最低位逐渐形成。 一、逐次逼近式A/D转换原理 “控制电路”接收CPU的“启动”脉冲开始工作，便使“N位寄存器”中的最高位置“1”，其余位清零。 “N位D/A转换网络”根据“N位寄存器”的内容产生Vs电压，并送入比较器进行比较 若Vx ≥ Vs，比较器输出1，表示Vx比Vs大，通过“控制电路”使“N位寄存器”中最高位的“1”保留，反之复位； 控制电路依次对N-1,N-2,…,1位重复上述过程，就可使“N位寄存器”中得到和模拟电压Vx相对应的数字量Vs “控制电路”在A/D转换完成后自动使DONE变为高电平。CPU查询DONE引脚上的状态（或作为中断请求）就可从A/D转换器提取A/D转换后的数字量。 第七章 MCS-51对ADC和DAC的接口 二、并行A/D转换原理 参考电压VREF经电阻分压网络→各分支电压VREFi →比较器C7~C1，模拟电压→Vx比较器另一输入端接到；经比较器，若Vx ≥ VREFi 触发器Qi置1 ，否则复位0。Qi的状态信息经异或门控制编码电路及或门输出3位的数字量，完成转换。 特点： 对于N位并行A/D转换器，其电阻分压网络需要分压成m=2N-1个标准电压 N越大越复杂，制造越困难，成本越高 但各电路几乎是同时工作的，具有极高转换速度 7.3 A/D转换器 （参见图7-7，3位转换电路） 图7-7 3位并行A/D转换电路 第七章 MCS-51对ADC和DAC的接口 三、 ADC的性能指标 主要有：分辨率、线性度、偏移误差、转换速度、转换精度、温度灵敏度、功耗。这里主要介绍： 1. 转换速度：完成一次AD转换时间的倒数 如8位逐次逼近ADC：转换时间约100微秒 2. 转换精度：模拟误差＋数字误差 模拟误差：与器件质量、参考电压波动有关 数字误差：丢失码误差、量化误差（LSB/2），与数字位数有关 7.3 A/D转换器 第七章 MCS-51对ADC和DAC的接口 四、ADC0809 ADC分为两大类： 1）可在电子线路中使用，不带使能控制端； 2）带有使能控制端，可与微机直接接口； ADC0809为8位逐次逼近AD转换器，可以直接和CPU接口，姊妹片ADC0808，可以相互替换。 7.3 A/D转换器 四、ADC0809内部结构 ADC0809由8路模拟开关、地址锁存与译码器、比较器、256电阻阶梯、树状开关、逐次逼近式寄存器SAR、控制电路和三态输出锁存器等组成，如图7-8所示。 1）8路模拟开关及地址锁存与译码器： 8路模拟开关用于输入IN0-IN7上的8路模拟电压。地址锁存和译码器在ALE信号控制下可以锁存DDA、ADDB、ADDC上的地址信息，经译码后控制IN0-IN7上哪一路模拟电压送入比较器。 图7-8 ADC0809逻辑框图 第七章 MCS-51对ADC和DAC的接口 2）256电阻阶梯和树状开关 为简化起见，以2位电阻阶梯和树状开关为例，分压电阻使A-D分压成2.5V-0V。SAR中高位D1控制左边开关，低位D0控制右边开关。0和1表示树状开关闭合条件，如下图及表所示： 树状开关输出电压VST和D1D0的关系 与上类似，对于8位ADC，SAR为8位，需要28=256个分压电阻形成256个标准电压供给树状开关使用。VST送给比较器输入端 第七章 MCS-51对ADC和DAC的接口 3）逐次逼近寄存器和比较器 SAR在A/D转换过程中存放暂态数字量，在转换完成后存放数字量，并可送到“三态输出锁存器”。 A/D转换前SAR为全0，开始后控制电路使SAR最高位置1，并控制树状开关产生VST到比较器与输入模拟电压VIN进行比较。若VINVST，则比较器输出0，使SAR最高位由1变0；反之，SAR最高位保留1。此后，控制电路在保持SAR最高位不变的情况下对后续位重复上述过程，就可在SAR中得到A/D转换完成后的数字量。 第七章 MCS-51对ADC和DAC的接口 4）三态输出锁存器 锁存A/D转换完成后的数字量（SAR中的值）。CPU使OE引脚置1后就可从它中取走转换后的数字量 5）控制电路 控制电路用于控制ADC0809的工作过程 7.3 A/D转换器 第七章 MCS-51对ADC和DAC的接口 2、引脚功能 ADC0809采用双列直插式封装，共28条引脚，如图7-7。 1）IN0-IN7： (8条) 为8路模拟电压输入线，用于输入待转换的模拟电压 2）地