基于NiosII多片FPGA远程更新设计与实现.docVIP

基于NiosII多片FPGA远程更新设计与实现 　　摘要：本文提出一种基于Nios II多片FPGA远程更新设计方法，通过以太网和串口实现对FPGA配置文件的更新。重点介绍了设计与实现方案、硬件设计、软件设计。该方案解决了传统程序在线升级操作复杂、距离短等难以满足相关工程需求的问题，使得FPGA程序升级方便快捷，提升了工作效率。 　　关键词：多处理器 Nios II 远程更新 　　中图分类号：TM929.5 文献标识码：A 文章编号：1007-9416（2014）01-0163-02 　　FPGA（Field Programmable Gate Array）具有规模大、集成度高、可靠性高的优点，又克服了普通ASIC周期长、投资大、灵活性差的确点，已经逐步成为数字电路的理想选择[1]。随着FPGA规模和性能的不断提高，使得FPGA器件得到了广泛的应用。有时一个机箱甚至一块板子就有几片FPGA，而传统的FPGA配置方法灵活性差，必须为每片要升级的FPGA重新连接下载电缆来对存储器件进行烧写，有时不得不将设备拆散来进行升级更新，操作十分繁琐，效率低下。 　　Altera公司的SOPC（System On Programmable Chip）是一种灵活、高效的Soc解决方案，是一种新的软硬件协同设计的系统设计技术。它将处理器、存储器、PLL、I/O接口等功能模块集成在一个FPGA上，构成一个可编程的Soc[2]。 　　本文提出一种采用基于Nios II软核架构的设计方法，在每片FPGA芯片中设计一个CPU来处理远程发送过来的配置文件，将配置文件写入自己的配置芯片中。其基于Altera公司的SOPC Builder开发工具，能够快速地设计并实现可配置、可裁减的多软核系统[3]，具有高度集成、可重配置与性价比良好等优点。利用FPGA内部的硬件可编程特性，可提供很强的灵活性和可扩展能力，从而大幅度提高系统的工作效率，满足系统需求。 　　1 总体设计 　　1.1 系统原理 　　FPGA远程系统更新是指远程通过网络或其他信道将升级软件发送给系统，嵌入式系统存储这些数据，然后用这些数据重新配置FPGA器件完成系统升级。 　　系统功能组成框图如图1所示。从图中看出，该系统用到了3片FPGA，每片FPGA都配了一片EPCS64，用来存储FPGA的配置文件。首先将本地配置文件转换成适合远程更新的比特流文件，使用TFTP客户端软件将配置文件通过以太网及网络接口芯片W5100发送到主FPGA，主FPGA的NiosII软核根据协议解析该配置文件是不是自己的配置文件，如果是则写入自己的配置芯片中，否则是编号为几的FPGA的配置文件就通过串口发送给该FPGA，相应的FPGA的Nios II软核则接收下来写入它们各自的配置芯片，这样就完成了FPGA配置文件的更新。 　　1.2 Nios II处理器系统的设计 　　Altera公司提供基于图形界面的系统定制工具SOPC Builder，可以很方便的进行片上系统的定制。它包含了很多常用接口的IP核，从SOPC元件库中选中后双击即可轻松添加进系统中，并能对接口的一些常用属性进行配置[4]；对于一些SOPC元件库内不支持的模块，可以使用硬件描述语言设计实现其功能，并使其总线接口满足Avalon总线时序，从而作为用户自定义模块连接到总线上。本系统的处理器及外设架构如图2所示。 　　系统包括CPU、网络接口芯片W5100、JTAG_UART、TIMER、PIO、EPCS_FLASH_CONTROL、ON_CHIPMEMORY、UART等接口。除W5100之外其它在SOPC元件库中都有对应的IP核，可直接添加到系统中。W5100是我们自定义的模块，根据其手册使用硬件描述语言描述其接口，利用Component Edit定制其时序。W5100用来解析网络协议，是我们进行FPGA远程更新的关键部件。JTAG_UART用来打印调试信息，以便于我们开发过程中的调试。TIMER和PIO用于定时点亮LED灯，以便于验证我们的程序是否下载成功。EPCS_FLASH_CONTROL是FPGA配置芯片的接口，用于下载我们的配置文件。ON_CHIP_MEMORY是片上RAM，用于Nios II程序的运行。UART是串口，用来将其它FPGA的配置文件发送出去。从FPGA不需要接收网络数据，只需要接收主FPGA通过串口发来的数据，因此从FPGA的SOC构成少了一个W5100组件。对于系统中各模块的访问地址，SOPC Builder会自动分配基地址，并根据该模块与Avalon总线接口的地址宽度计算模块占用的地址空间，生成结束地址。与同一条总线相连的各模块使用的地址区域不能有相互重叠的部分，否则会引起冲突。SOPC Builder