可编程逻辑器件在嵌入式系统设计与应用.docVIP

可编程逻辑器件在嵌入式系统设计与应用 　　摘 要:近年来,嵌入式系统的软、硬件开发得到了快速的发展,已经广泛应用于工业、国防、航天、医疗、家用消费类电子等行业。随着应用的复杂性和质量要求的逐渐提高,嵌入式计算机的开发已向小型化、高集成度、低功耗、软硬件相结合、简洁灵活的设计方向发展,这样就给了诸如CPLD和FPGA这样的可编程逻辑器件极大的用武之地,PLD的设计灵活性和资源丰富性不仅使得整个嵌入式系统物理空间精简紧凑,而且提高了整个系统的可靠性,实现了系统的软硬件一体化。文章结合一个基于PowerPC7448的处理器模块,简单介绍CPLD在嵌入式系统中的设计和应用。 　　关键词:复杂可编程逻辑器件 嵌入式系统 　　 　　近年来,嵌入式系统的软、硬件开发得到了快速的发展,已经广泛应用于工业、国防、航天、医疗、家用消费类电子等行业。随着应用的复杂性和质量要求的逐渐提高,嵌入式计算机的开发已向小型化、高集成度、低功耗、软硬件相结合、简洁灵活的设计方向发展,这样就给了诸如CPLD和FPGA这样的可编程逻辑器件极大的用武之地。 　　一、处理器模块硬件结构 　　处理器模块的硬件组成如图1所示,其架构的核心是MV64460系统控制器。其中系统控制器通过MPX总线与两个PowerPC7448处理器相连;通过DDR内存接口,连接DDR SDRAM;通过设备(DEVICE)总线,连接FLASH芯片;系统控制器提供两个RS232串口和两个10/100/1000M以太网网口;另外系统控制器还提供两条PCI总线。其中一条PCI总线上挂载ATI公司的MOBILITY9000 PCI图形显示控制器,另一条PCI总线上挂载两路设备:一路挂载PCI-USB控制器,另一路通过PCI6254 PCI-to-PCI桥片扩展出CPCI总线。而可编程逻辑器件CPLD则穿插其中,为系统提供逻辑控制并优化软硬件资源的配置。 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　二、可编程逻辑器件CPLD在模块中的应用 　　了解了模块硬件的基本构成后,下文对CPLD在模块的硬件设计中所起的作用展开论述。模块中的CPLD选用了ALTERA公司的EPM7256A。EPM7256A是MAX7000A系列中的一员,是基于EEPROM的高性能3.3V可编程逻辑器件,支持IEEE 1149.1 标准JTAG接口,支持3.3V ISP(In-system programmability)功能,pin-pin的最小延时可达4.5ns。对于封装是256-PIN的BGA芯片,它的资源情况如表1所示。 　　表1 CPLD参数 　　可用门数 宏单元数 逻辑阵列块数 最大可用I/O引脚数 　　5000 256 16 164 　　 　　CPLD的使用是为了使系统配置具有很好的灵活性,方便更改系统的设置,如系统时钟频率、复位信号等,对这些信号的配置都是通过CPLD来实现,减少了相应的门电路。我们在EPM7256A中集成了复位逻辑、中断控制、设备总线的地址锁存、设备总线的读写、系统配置、DMA请求等功能。下文将重点介绍其中几个功能的实现思路。 　　(一)复位逻辑 　　由于模块的总复位信号不仅可以在上电时产生,还有实时时钟(RTCresetEn)、看门狗信号(WDE)、CPU的JTAG接口、电源供电故障(PGOOD)等都可以产生复位信号,所以为了便于灵活控制,为软件机制提供必要足够的硬件复位支持,我们把相关的复位信号都通过CPLD来控制。为了更好地实现各种复位信号之间的逻辑控制关系,把所有可以产生复位的信号和所有芯片的复位输入信号都接入CPLD,以方便控制,且可减少相应的门电路芯片。 　　在CPLD中实现的复位逻辑如图2所示,只要当几档电源的PGOOD信号、看门狗信号、手动复位信号、RTC复位信号的状态有一个为0,即产生一个全局复位信号,处理器模块再使用统一的全局复位信号来复位模块的各个部分,包括MV64460系统控制器、两个CPU、FLASH、两条PCI总线、两个以太网MAC控制器等等。其中MAX708是上电复位芯片,它在系统刚上电时自动使它的复位输出有效。MAX708TESA具有防抖动功能,能在输入为高后使输出继续保持200毫秒,保证系统能完全复位。 　　 　　 　　 　　 　　 　　 　　 　　 　　(二)中断控制 　　当模块复位时所有PCI中断信号(除CPCI总线的INTA外)都置为无效。INTA置为高阻态。 　　原因是当此处理器模块被作为CPCI总线上的从设备时,若此模块复位,不会将此中断误报给CPCI总线上的主设备。 　　工作状态中,当此模块作为CPCI总线上的主设备时(即SYSEN = 0),PCI6